leolinux的专栏

摘自： http://www2.zzu.edu.cn/qwfw/wjylcai/list.asp?id=961. Intel 80486第一级高速缓存L1 Cache指令和数据共用的4路组合相关Cache结构8KB容量分成128组，每组有4路，每组每路为一行，每行为16个字节（128位）每行对应21位标签，一个有效位每组中4路对应3位LRU位，用于实现伪LRU替换算法采用4级缓冲直写策略，允许6个连续的写操作而无等待写失效时，采用不写分配法，只将数据写入主存，不进行Cache的回填2. Intel Pent

<br />（1） 在高速缓存的设计中，要考虑的重要一点是用一个标记确定多少数据。例如，独立地标记高速缓存中的每一个字节代价太大。因此，来自主存储器的一个或者更多连续的字被组织到一起形成了个高速缓存行（Cache Line），并且给每一行关联一个标记。所以一个完整的高速缓存行是由一个标记和一段数据组成的，但是高速缓存行的大小一般是指数据部分的字节数（不包括标记）。标记部分一般包括：地址、控制信息（如有效位、修改位等等）。<br />（2） 写入策略<br />写命中：写直通、写回<br />写缺失：写分配（

First, do you know what TLB is? It caches latest address translation,correct? Thus, by doing the function call, it is likely that newvirtual address needs to be translated to physical address, right?And...where do you think it will end up? TLB again,

http://blog.sina.com.cn/circlewood2010一步一步搭建mips-linux-gcc-4.4.0交叉编译工具 一、准备工作： 工作环境：宿主机：ubuntu10.04  linux-2.6.32-24-generic i686

一：in uboot1. 传给内核参数的地址：首先设置参数存放在内存中的地址：in file：lib_mips/board.c    addr_sp -= CFG_BOOTPARAMS_LEN;    bd->bi_boot_params = addr_sp;//  bd->bi_boot_params = 0x80001000;参数bd->bi_boot_params默认时可以从

精确异常的含义有：        1. 在发生这个异常之前的一切计算行为会完整的结束并体现效果；        2. 在发生这个异常之后的一切计算行为（包含当前这条指令）将不会产生任何效果。

http://hi.baidu.com/serial_story/blog/item/3f6ba1511c8b552d43a75b47.html/cmtid/ce6086018316340d728da51c 简单说就是，Flash，按照内部访问接口不同，分为两种，一种是就像访问SDRAM一样，按照数据/地址总线直接访问的Nor Flash，另一种是只有8位(X8)/16位(X16)

http://hi.baidu.com/serial_story/blog/item/95f14cf09e1b00a6a50f5260.htmlFlash Memory Device ListThe non-volatile memories are the essential components of the electronics devices. The industry expe

Die SizeThe die size of the processor refers to its physical surface area size on the wafer. It is typically measured in square millimeters (mm^2). In essence a "die" is really a chip, but it is onl