Lee_tr的博客

5.在tcl控制台输入命令create_hw_bitstream -hw_device [current_hw_device] -mask 你的文件名字.msk(mask后的名字为你生成的文件名字，需要使用pwd查询当前tcl控制台路径，先将该文件放入tcl路径中)4.在tcl控制台输入命令create_hw_bitstream -hw_device [current_hw_device]3.执行readback_hw_device -bin_file a.bin回读回刚刚下载的bit文件。

FPGA Quartus Prime 18.1初学者教程之Singal Tap的使用

FPGA Quartus Prime 18.1初学者教程之创建工程

Verilog HDL 语言基础语法

QuartusII_18.1 和 VS Code软件的关联

QuartusII_18.1 和 ModelSim_10.5b 软件的关联Altera 自身在仿真领域做的并不是很好，所以 Quartus 软件兼容 Mentor 公司的ModelSim 仿真软件，并且可以在 Quartus II 内部进行路径设置然后将其关联到一起，当做好仿真设置就可以直接在 QuartusII 中打开 ModelSim，这个功能是非常人性化的。具体的设置如下：1.如下图所示：打开QuartusII软件选择菜单栏“Tools”下的“Options”选项：2.如下图所示：在弹出的.

FPGA 数据选择器实验实验目的（1）进一步熟悉和掌握Quatus18.1的使用（2）熟悉ip核的调用（3）学习和掌握电路原理图的设计流程实验环境Quatus18.1标准版Cyclone IV EP4CE6F17C8测试工具：Signal Tap、In-Systeam Source and Probes Editor实验原理1)系统原理根据4选1数据选择器的工作原理，有公式：由此可见，要实现选择器功能需要6个输入，1个输出。其中S1S0是数据选择端，A,B,C,D是数据输入端。由S

FPGA D触发器实验实验目的（1）熟悉Quatus18.1的软件应用（2）熟悉ip核的调用（3）掌握D触发器的逻辑功能和触发方式实验环境Quartus Prime 18.1标准版Cyclone IV EP4CE6F17C8测试工具：Signal Tap、In-Systeam Source and Probes Editor实验原理1）系统原理D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。触发器具

FPGA移位寄存器实验实验目的（1）熟悉Quatus18.1的软件应用（2）熟悉ip核的调用（3）学习和熟悉移位寄存器的设计实验环境Quartus Prime 18.1标准版Cyclone IV EP4CE6F17C8测试工具：Signal Tap、In-Systeam Source and Probes Editor实验原理：1）系统原理移位寄存器需要将寄存器中的各位数据在移位控制信号的作用下，依次向高位或地位进行移位。2）电路原理图定义输入信号：din、ds；定义模式信号：m