LeeF系统描述及设计阶段划分

       LeeF内核采用32位RISC架构，经典的五级流水线IF、ID、EX、MA、WB， 指令集改自网上某开源指令集！

      工作阶段主要分为 A）前端设计    B）综合     C）后端设计

 

A）前端设计 

      ⊙1  指令集设计和ISS(指令集仿真器)设计

               输出：1.完整的指令集说明文挡  

                        2.ISS系统模型和ISS测试模型   设计语言：SystemC

                        3.建立指令编译工具

       ⊙2   内部深入描述

               输出：1.完整的数据通路、流水线、Cache、总线、中断、时序描述文挡  

                        2.周期精确基于部件的CPU模型     设计语言：SystemC

                       3 CPU总线模型(外部时序特性)       设计语言：SystemC或verilog

       ⊙3   RTL编码

               输出：1.完整的设计文挡 ，各个模块的外部信号接口图、内部结构图

                        2.RTL编码   设计语言：Verilog

       ⊙4  验证设计和执行

            输出：验证平台及软件设计   设计语言：Verilog PLI       C/C++