orcad/allegro使用心的

Cadence Allegro 17.4学习记录开始25-PCB Editor 17.4软件PCB中布线操作基础 阅读详情

CAPTURE
1、 CAPTURE版本选择
CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次,用得很郁闷。此外CAPTURE10.0以上版。
CAPTURE10.0以上版本对ALLEGRO的支持更好本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多,但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的,“超级郁闷”(童同学语)。
操作:在原理图编辑窗口点右键,PLACE DATABASE PART再点ICA,然后搜索零件就行了。可以直接放到原理图。
2、 命名
(1)、元件编号一定不要重名,虽然文档里不同文件夹内的元件编号可以相同,但是这样会在DRC检测时出问题,所以最好不要这么做。
(2)、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND_SIGNAL,另一个叫GND,这个要在使用中要注意。
3、 元件封装
(1)、元件封装的引脚不可重名。如GND,要命名为GND_1,GND_2。
(2)、为了使原理图摆放更合理,使线交叉更少,经常要调整引脚位置。调整位置的时候建议不要更改库里的东东(如果库里的东东没有大问题),只改放在原理图上的INSTANCE就行了。
操作:在元件上点右键EDIT PART。
(3)、也可以改库里的元件,但会使CACHE里的元件与库里的不一样,想让库里的元件刷新CACHE里的,或删掉CACHE里的,可进行如下操作。
点CACHE里的元件,DESIGH->Replace Cache 或Update Cache.
(4)、Cadence不允许符号 . / 而Protel可以,如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。
4、方向键使用
CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。合理使用方向键可以大大画图效率。例如要添加总线各分支的NET,可以点一次下键,再按一下鼠标左键。
4、 模块的使用
模块看起来很舒服的,它直观地表示了各个模块的连接。比只用NET表示要舒服得多,至少我这么认为。
块的原理图可用多次,借用C++的概念,定义了块相当于定义一种数据类型,并未实例化,应用才算实例化。
新建模块时,REFERENCE里写编号,只有一个Reference,Implementation Type里选Schematic View,Implementation name里写模块所放文件夹的名称,而不是模块文件名。如果一切正确,拖出模块之后,模块的端口会自动出现。根据原理图放置位置再调一下就可以了。
5、 防止误连
有时会不小心把某条线拖到其它地方,或者一不小心动了某个元件。这样就可能使这条线与其它线连在一起。所以一定要小心。否则会导出非计划的网表,会超级郁闷的。有时觉得ALLEGRO设计的有道理,它的思路是选指令之后再进行具体操作。偶像肖博士说,ALLEGRO的这种程序更好编,我目前的VC水平还无法理解,今晚要发奋学C了。
6、 DRC检测
DRC检测可以发现设计中的许多错误,强烈建议使用。
7、 生成ALLEGRO专用网表
在元件属性中,设置PCB FOOTPRINT为封装。封装名称要与ALLEGRO库中的名称对应。
正确生成网表的条件:
(1)、每个出现在原理图的元件都要有封装。
如果此条件不满足,生成网表的过程就会出错。
(2)、原理图的封装引脚要与ALLEGRO库中元件封装的引脚相一致。
如果此条件不满足,则在ALLEGRO摆元件时,元件不会出现。导致这种现象还有另外一个原因。ALLEGRO库里没有这个封装,或者库的搜索路径没有设。
ALLEGRO专用网表生成之后会放在当前的工程文件夹内,默认为./ALLEGRO。文件是pstxnet.dat、 pstchip.dat、 pstxprt.dat,对一般使用者意义不大。
8、 CAPTURE和ALLEGRO联合使用
要注意凡是ALLEGRO里出现的东东,在CAPTURE里一定要有。这样会避免ALLEGRO里出现未连的线。因为如果只在ALLEGRO里加元件而CAPTURE里没有元件,就不会有飞线显示。没有飞线易把这些后来加的导线忘掉。
9、 其它
CAPTURE非常好用,简单易学。祝大家使用顺利。ENJOY。
二、 ALLEGRO
总述:与CAPTURE 相比,ALLEGRO要复杂一点。ALLEGRO的特点是灵活,它为用户提供了很大的发挥空间。用户可以设置电路板的很多细节。使用ALLEGRO生成GERBER文件,再交给制板厂制板。从本质上讲,PCB软件的目的就是生成GERBER文件和钻孔文件,所以至于在GERBER之前用什么软件无所谓。GERBER文件是按层组织的,制板厂制板也是按层来做板,所以出GERBER还是比较接近生产实际的。其实用PROTEL画完的板子交给制板厂之后也是要出GERBER的。只不过PROTEL在中国大陆地区使用太多,制板厂为了方便用户就直接收PROTEL格式的文件了。有的光绘机可直接读PROTEL格式文件。我觉得用ALLEGRO画完板子之后,最大的进步是把电路板当成一层一层看了。
评价一个PCB软件的好坏,据偶像翟博士说是看这个软件拉线的水平怎样,偶像说的,一定有道理。沉思中。。。。。。。。
1、操作快速入门:
(1)、ALLEGRO使用的是先发出指令再执行选择的方式。发出指令之后,要特别注意OPTION栏内的参数。如执行MOVE指令,在OPTION里可以设置指令选项,在FIND一档里可以设置选择的对象,如设本次操作的对象为TEXT,或VIAS等。Find的最下面的一栏是Find by name,它支持通配符查找象。如果找不到某个元件的位置,可以用这个功能快速查找。
Visibility里用于设置开关当前显示的层,但不是很全。

(2)、SLIDE命令
拉完线之后,用于移动导线。它也可以一次SLIDE选择的所有导线。这是画板后期最常用的一个命令。
(3)、MIRROR
将元件从TOP层移动到BOTTOM层或移回来。
(2)、显示某些元件的飞线。这个功能刚开始拉线的时候可以只看想看的元件飞线,你的眼前将出现一片红樱桃,绿芭蕉,特清楚。
操作:Display->Show Rats->Components
(2)、经常使用的快捷键。
F9:全局显示,类似于AUTOCAD里的Z (空格)A(空格) ;
F10:放大,相当于CAPTURE里的I;
F11:缩小,相当于CAPTURE里的O;
F12:更改对象属性。这里的属性不同于一般的属性概念。较常用的是FIXED,如果将些属性值设为TRUE,则此对象将被固定。
Shift + F5: Measure测距;
(3)、有特色的命令。
A、 F3,OOPS:在一个操作中撤消一小步。例如删除指令是一个操作,在这个操作中删除了许多封装,若要撤消删除前一个封装的操作,使用OOPS指令,如果要撤消整个删除操作,就用撤消指令。
B、 Tools->Utilities->Stoke Editor: 我最喜欢的一个工具。它完成的功能是按住右键在屏幕上画图形,如果图形和已经设好的图形类似,则执行预定的功能。这个功能很好玩。My favorite !
C、 Z-COPY :将属于某一层的对象移动到另一层,并且可以放大或者缩小。画板框的时候使用。如画好了OUTLINE,要把这个范围COPY到Route Keepin层,用这个指令,就不用再画一遍。
(4)、Setup->Constrains设置DRC校验规则。这个DRC校验的功能很强大。Spacing rule set设置线线间距或线与焊盘间距等间距规则;Physical rule set 用于设置最小线宽等。
2、 ALLEGRO中的文件
(1)、文件名:
*.dra: ALLEGRO绘图的图形文件,供编辑用,不可被ALLEGRO数据库调用。做一个封装、焊盘等都要有这种格式的文件;
*.psm:封装文件,画好*.dra文件后,手动生成;

(2)、库文件。
最好建一个自己的库,将搜索路径指向那里。
操作:Setup->User Preferences->PATH。
元件的管理方式与PROTEL不一样,所有元件和焊盘都以单独的文件存储起来的。可以单独编辑。
3、 ALLEGRO中的层
ALLEGRO里的层太多,以前认为PROTEL中的层已经够多得了,见了ALLEGRO之后,顿觉PROTEL中层真是太稀少了。
把思路拉到画PCB的目的中去,可以这样理解层:制板厂要什么层,PCB软件就生成什么层。其它层起到的只是辅助作用。
以下几层是制板厂要的层:
Silkscreen Top :
Silkscreen Bottom :
Top Layer ….Second Layer…..Bottom Layer :
Soldermask Top :阻焊层顶层
Soldermask Bottom : 阻焊层底层
Pastemask Top :助焊层顶层。即钢网层,机器贴片用?
Pastemask Bottom :助焊层底层。
Design*.drl:钻孔文件。
正片,负片的使用:电源和地层一般设为负片,负片的数据量少。其它层要设为正片。

4、焊盘
焊盘的制作过程中也要注意层的设置。表贴的焊盘要加助焊层,通孔无此层 。
在做焊盘的时候有可以设Silkscreen Top 、Silkscreen Bottom 、Soldermask Top、 Soldermask Bottom的大小,但实际上只需要设TOP就行了,BOTTOM层是不需要设置的。使用过程中将位于顶层的封装MIRROR到底层之后,相关层的焊盘设置也自动移动到底层来了。故做焊盘的时候,所有有关BOTTOM层的设置留空就行了。

各层的大小要特别注意:
Drill Diameter是指实际钻孔的大小。因制板过程中,孔的内壁要镀铜加锡,所以实际用的钻头可能要稍大一点。
Regular Pad 指正常的焊盘大小;
Thermal Relief 指热焊盘大小;热焊盘是与大片地,电源相连的焊盘形状。铺地层之后把Drawing Option->Display->Thermal Pads勾上就可以看到热焊盘了,这是检查热焊盘的的最好的方法。若显示细十字,则表示热焊盘有问题,要重新检查热焊盘的设置。
热焊盘要自己做。方法和做封装一样。
Anti Pad : 与大片地、电源不连时,孔的大小。这个数值一定不可以设小了,小了就要和地、电源连在一起了。
一般情况下,Thermal Relief、Anti Pad的数值要一样大。VIA推荐的数值是比Regular Pad大20MIL,Regular Pad比Drill Diameter大20MIL。
此外,在一个板子上的通孔的大小最好一样,因为这样会使制板厂钻孔方便。钻孔机不用来回换钻头,省电,保护环境。另外的原因是钻孔机一般都进口的,换一个角度想,那是中国人用山药,鞋垫,红薯换来的:)

5、封装
封装可以向导快速生成。很方便的,没什么好说的。也可以自己做。自己做完之后要加一个REFDES,否则软件提示有问题。操作:Layout->Labels->Refdes。
做封装的时候要注意引脚的顺序,有些芯片的引脚顺序是不规则的,例如一些PROM芯片。
ALLEGRO库里的部分封装的焊盘偏很小,做出来的东东根本不能用(我做的第一个板子就死在这里了),如CAP200等。ALLEGRO的元件库很少,没法和CAPTURE相提并论。可能是因为芯片封装技术发展太快了。
6、 板框的设置
ALLEGRO中板框要单独制作。制作的时候要加三个层,Package Keepin,Route Keepin及Outline。
特别要注意的是板框的外形要设计为圆弧的,这样做好板之后不至于划手,对生产工人、对自己都有好处。
7、 自动布线
ALLEGRO的自动布线还是不错的。如果有一部分很好走的线,可以不用手动拉了,用自动布线功能和手拉出来的效果差不多。自动拉完之后改改就行了。

8、布线后的检查
检查时,可以用高亮功能查看VCC,GND是否全部相连。
9、 出GERBER的步骤
GERBER有多种格式,其中有RS-274-D(包含GERBER6x00、GERBER4x00)和RS-274-X(需要做FLASH)。RS-274-D需要镜头描述档(D码文件)。RS-274-X不需要D码表,其文件格式已包含D码一类的信息。
(1)、GERBER文件一般包含如下几部分
A、 印层(silkt.art、silkb.art) ;
PACKAGE GEOMETRY/SILKSCREENTOP;
BOARD GEOMETRY/SILKSCREENTOP;
USER PART NUMBER/SILKSCREENTOP;
COMPONENT VALUE/SILKSCREENTOP;
PACKAGE GEOMETRY/PIN_NUMBER;
REF DES/SILKSCREEN;(原则是把想印上放上去)
B、 布线各层(top.art、bottom.art);
BOARD GEMOETRY/OUTLINE;
ETCH/TOP;
PIN/TOP;
VIA CALSS/TOP;
C、 电源、地层(vcc.art、gnd.art);
ANTI ETCH/GND(274D格式一定要有的层);
ETCH/TOP;
PIN/TOP;
VIA CALSS/TOP; 
D、 阻焊层(soldermaskt.art、soldermaskb.art);
VIA CALSS/SOLDERMASK_TOP;
PIN/SOLDERMASK_TOP;

D、助焊层(pastemaskt.art、pastemaskb.art);
E、 钻孔文件(Design*.drl);由钻孔命令产生;
F、 钻孔层示例文件(drill.art);以下各层由钻孔命令产生;
MANUFACTURING/NCLEGEND-1-4;
MANUFACTURING/NCDRILL_LEGEND;
MANUFACTURING/NCDRILL_FIGURE;
BOARD GEOMETRY/OUTLINE;
BOARD GEOMETRY/DIMENTION;

检查该出的文件是否出全。
(2)、将电源、地层设为负片。UNDEFINED LINE WIDTH设一个有效的数。有时候,线的宽度可能示定义,但图上也会显示,出GERBER的时候这些未定义的线宽就要设一个有效值。一般丝印层用这个数值,导线宽度都是有宽度值的。
(3)、输出GERBER之后,一定要打开PHOTOPLOT.LOG看一下。这里记录了产生GERBR文件过程中的各种信息。
10、 GERBER文件的检查
GERBER文件最好用CAM350打开检查。CAM350就是制板厂常用的工具软件。
操作:打开CAM350,FILE->IMPORT->GERBER DATA,导入生成的*.art格式文件。检查是否有不合适的地方。

Cadence基础知识0(Cadence OrCAD和Allegro SPB区别) 需求说明:Candence基本知识 内容       :第一部分 Candence软件说明                   第二部分  Cadence SPB 16.0软件功能模块及文件格式简介 来自       :时间的诗 第一部分 Candence软件说明 Cadence(公司名称),该公司在EDA领域处于国际领先地位,旗下PCB设计领域有市面上众所周知的 阅读详情

相关推荐

ORCAD LIBRARY BUILDER17.2使用

ORCAD LIBRARY BUILDER17.2使用

sunflower3v3的博客 7082

Cadence Orcad Capture软件信息与Allegro关联的方法图文教程及视频演示

在使用Allegro进行PCB设计时,为了方便往往需要在原理图中选中某个或者某些元件时,PCB中对应的元件高亮显示,或者在Allegro中放置元件的过程中,需要在Capture中选中元件然后再Allegro中放置;在进行这些操作时,需要开启Capture和Allegro的关联。本文简单介绍Capture软件信息与Allegro关联的开启方法。

fydar的博客 4660

Allegro专题【5】——Orcad to PCB Editor

前言: 为了方便查看博客,特意申请了一个公众号,附上二维码,有兴趣的朋友可以关注,和我一起讨论学习,一起享受技术,一起成长。 前面已经基本完成了原理图库和器件封装库的制作,接下来,正式开始到原理图和 PCB 的设计。这里是以 STM32 的开发板为例。 1. Orcad 只要准备好了元器件的原理图库,剩下的就是按照电气特性完成连接。 1.1 DRC 检查 做完原理图,我们需要进行 DRC 检查,就电气特性、物理特性等进行检查,这不是必要的。 1.2 封装设置 关键的一个步骤是对器件的封装进行设置

霁风AI 4474

OrCAD Capture CIS与Allegro交互布局

激活OrCAD与Allegro的交互程序 1. 打开原题图,Options->Preference在Miscellaneous里勾选 2. 同时打开OrCAD原理图设计界面及Allegro PCB Design界面.在Allegro PCB Design里要激活Place->Manually命令,此时用鼠标左键选中OrCAD原理图中的元件,右键->PCB Editor Select(Shift+S),此时在右侧的Place命令框的预览窗口就会出现该元件的封装预览,把鼠标移至元件放置去,就。

tianpu2320959696的博客 1397

Cadence新手必看:用Ultra Librarian快速导入OrCAD与Allegro封装

在电子设计自动化(EDA)领域,原理图符号和PCB封装是电路设计的基础。Cadence作为主流工具,其自带库有限,常需从外部获取。Ultra Librarian作为免费元器件库平台,支持导出Cadence OrCAD和Allegro格式,大幅提升建库效率。通过合理配置路径和导入流程,可快速完成从原理图到PCB的链路,适用于嵌入式开发和PCB设计场景。本文详细解析导入步骤与常见问题,帮助新手高效管理库文件。

weixin_34238633的博客 1089

【技术笔记】Cadence实现Orcad与Allegro软件交互式布局设置

为了达到原理图和PCB两两交互的功能,需要在ORCAD中将允许交互进行勾选,这样才可以,执行菜单命令Options-Preference后,我们打开参数界面,进行选择Miscellaneous菜单,将交互模式进行勾选。在做硬件pcb设计的时候,原理图选中一个元器件,希望可以再PCB中可以直接选中。对于网表必须是导入第一方网表,第三方是无效的。在allegro中使能/关闭交互式布局功能。

weixin_50499137的博客 2077

OrCAD TO Allegro Attributes/ orcad 属性传递给allegro

http://www.pcballegro.com/allegro/83.html 今天为大家学习Allegro PCB差分对规则设置,在PCB设计过程中,很多PCB中有差分对,我们一般对差分对的误差设为5mil。 频率越高,差分对的误差越少。所以我们在设置差分对时,我们要了解它的频率大小,设计不当,导致信号线跑不起来,做 成了报废PCB板,今天小北PCB设计室为大家详细介绍Allegro PCB差分对规则设置的步骤。 第一,在allegro菜单下执行Assign Diffe...

liuxizhen2009的专栏 1304

OrCAD Capture CIS还是Allegro Design Entry CIS?一文讲透区别与选型

在EDA原理图设计工具中,Cadence旗下的OrCAD Capture CIS与Allegro Design Entry CIS常让初学者困惑。两者核心均基于Capture引擎,共用.dsn/.olb文件格式,但分别面向OrCAD与Allegro产品线,导致PCB联动、仿真支持及生态资源存在差异。理解同源原理与定位区别,是正确选型的关键。OrCAD Capture CIS凭借开箱即用的PSpice仿真、海量教程与轻量启动,适合教学、中小项目及独立原理图设计;Allegro Design Entry CIS

weixin_34248705的博客 584

【Cadence速成】半小时速成Cadence制图与PCB绘制(OrCAD+Allegro)

本文只是简单地阐述了如何从绘制元件封装到原理图PCB的简略过程,主要是笔者的学习笔记,顺便用以帮助小白快速上手了解Cadence这款软件。以下是笔者学习过程中的一些错误总结,望读者以往鉴来。

meno的博客 1万+

OrCAD原理图到Allegro PCB的网表生成详解

详解如何从OrCAD原理图正确生成Allegro PCB所需的网表文件,确保设计数据无缝衔接。重点讲解OrCAD与Allegro之间的交互流程及常见问题规避方法,提升PCB设计效率。

weixin_42402664的博客 965

从原理图到PCB的无缝衔接:Cadence OrCAD与Allegro联合实战要点解析

本文深入解析Cadence OrCAD与Allegro在电子设计自动化(EDA)中的协同工作流程,从原理图设计到PCB布局的无缝衔接。重点介绍元件属性配置、网络表生成、Allegro环境优化及协同设计策略,帮助工程师提升设计效率,避免常见错误。

weixin_30673611的博客 615

Cadence每日一学_01| Cadence、Allegro、OrCAD都是什么东东?

1.Cadence介绍 首先来说一下三个名词: Cadence OrCAD Allegro Cadence其实是一家公司的名字,其官网链接:https://www.cadence.com,Allegro和OrCAD都是该公司旗下的EDA软件(Electronics Design Automation),OrCAD一般用来绘制原理图,Allegro一般用来画PCB。 2.Cadence下载 C...

Mculover666的博客(嵌入式) 2万+

Allegro无法和Capture交互的三种解决办法

在用Allegro进行PCB设计的时候,如果PCB和原理图能够交互的话,可以大大节省时间,提升设计效率。但是有时候会因为某些原因无法实现Allegro和Capture交互,下面提供了三种方法,具体操作如下。这时可以尝试PCB和原理图是否实现了交互。无法和Capture交互的三种解决办法。

weixin_54787054的博客 2534

orcad和allegro无法交互的解决方案

当Orcad和Allegro无法交互时,可能是由于多种原因导致的。

Geektec的专栏 4067

PCB 设计布线 Cadence 20问

Cadence Allegro现在几乎成为高速板设计中实际上的工业标准,和它前端产品 Capture 的结合,可完成高速、高密度、多层的复杂 PCB 设计布线工作。Allegro 有着操作方便、接口友好、功能强大(比如仿真方面,信号完整性仿真、电源完整性仿真都能做。 1、高频信号布线时要注意哪些问题? 信号线的阻抗匹配; 与其他信号线的空间隔离; 对于数字高频信号,差分线效果会更好。 2、在布板时,如果线密,孔就可能要多,当然就会影响板子的电气性能,请问怎样提高板子的电气性能? 对于低频信号,过孔不要

sinat_15677011的博客 1230

Ubuntu 20.04 系统备份和还原

最近大家Ubuntu开发环境,经常出现搭着搭着系统就挂了,于是开始琢磨了Ubuntu系统的备份和还原,以备不时之需,Linux环境搭建实在是有点太细,好多情况下,就算曾经搭建过一遍,再次搭建有些包还是忘了安装,做好备份是十分必要的。 经过了一番研究,Ubuntu备份有很多方式:根目录tar、dd、Systemback(1.0版本已经不维护了,2.0版本收费)等等,最终决定使用 —— Timesift, 因为方便一些。 文章参考:小马虎的救星——Timeshift Timeshift Timeshift,是L

Z_Paper的博客 2万+

AD 内容和Allegro互转

一.AD原理图转OrCAD原理图 AD版本要用AD6.9的,AD9不行,另存时会有错误,步骤如下: 1.直接建一个只有原理图的项目。 2.另存为OrCAD (.dsn)项目。如下图: 另存 选择OrCAD格式 3.用Capture 打开保存的DSN文件即可。打开时会等一会,原理图尺寸大的会等的久一点。 4.注意点:原理图尺寸不能太大张,原理图尺寸在A3或A3以下转出来比较好,...

杨飞的博客 1万+

RH850从0搭建Autosar开发环境【2X】- Davinci Configurator之EcuC模块配置详解(上)

RH850从0搭建Autosar开发环境【2X】- Davinci Configurator之EcuC模块配置详解(上)

weixin_42412049的博客 1529

Allegro从ORCAD原理图生成网表后,导入Allegro PCB教程

步骤1、2:步骤3、4:步骤5、6:步骤7、8:步骤9、10:已导入界面:

qq_39564551的博客 2166

C#串口通信从入门到精通(11)——串口接收的数据存储到本地文件(txt、csv)

本文详细介绍如何将串口通信将数据进行本次存储,主要介绍常用的csv、txt格式文件,由多年实战经验总结,绝对干货!

qq_34059233的博客 7237

黑猫带你学UFS协议第1篇:全网最全UFS协议中文详讲,这份学习框架图,你值得拥有!!!(持续更新中...)

本文由黑猫学长撰写,深入解析UFS协议,覆盖从基础概念到高级特性的全方位教程。适合存储芯片行业从业者和嵌入式开发者,旨在帮助读者快速掌握UFS协议,适用于高端智能手机、平板等智能设备。预计15万字,涵盖UFS 3.1协议,讲解UFS协议栈、物理层、链路层、传输层等内容。

黑猫奥利奥的博客 3687
上一篇: 2010最牛歌曲《郑钱花》——川子
下一篇: Allegro 元件封装(焊盘)制作方法
#Page#
博客等级 码龄23年 1691粉丝 360原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值