I2S 调试

最新推荐文章于 2025-01-07 11:53:27 发布

原创

最新推荐文章于 2025-01-07 11:53:27 发布 · 1.2k 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#struct #codec #input #stream #null #io

本文详细介绍了I2S主时钟（Main clk）的调试过程，指出其重要性以及如何避免测量错误。通过设置PLL相关寄存器调整采样频率，并解决LRCLK时钟信号悬浮问题，通过配置I2S控制器为从模式来恢复正常工作状态。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1. Main clk : 一般都是13M。

今天用示波器量了下音频Main clock时钟频率，很逗。开始量出来166Hz，后来觉得不对，把周期调小了下，才量出来12.99MHz。我说怎么可能这么低频率。

I2S总线的 PCLK 和 LRCLK 都是Main clk中分频出去的，频率才会低很多。如果Main clk只有166Hz，还怎么分频。汗。。。还是挺幼稚呀。。
函数如下：

static int lm49350_set_mclk(int freq)
    {
        int err = 0;
        struct clk* mclk_parent;
        struct clk* mclk;
        unsigned long rate = (unsigned long)freq;
        mclk_parent = clk_get(NULL, "pll1_mclk");
        if (IS_ERR(mclk_parent)) {
            printk(KERN_ERR "[SND CODEC] Cannot get sensor input parent clock\n");
            err = PTR_ERR(mclk_parent);
            goto out;
        }
        mclk = clk_get(NULL, "clkout0_clk");
        if (IS_ERR(mclk)) {
            printk(KERN_ERR "[SND CODEC] Cannot get sensor input clock\n");
            err = PTR_ERR(mclk);
            goto out_clk_put;
        }
        clk_set_parent(mclk, mclk