
Xilinx FPGA
Xilinx
ktd007
这个作者很懒,什么都没留下…
展开
-
Xilinx MultiBoot中BITSTREAM.CONFIG.TIMER_CFG参数定义说明
Watchdog的驱动时钟源自FPGA内部时钟CFGMCLK,正常情况下是65MHz,再通过一个256分频器提供给watchdog使用,该时钟周期约等于4us。TIMER_CFG对应的是TIMER_VALUE。原创 2025-01-02 19:05:44 · 492 阅读 · 0 评论 -
Xilinx FPGA内部资源组成和说明汇总
FPGA(Field Programmable Gate Array)可编程逻辑阵列。除了上述基本组成单元,还有通过上述单元组合而成的可编程逻辑块。原创 2024-11-28 02:22:08 · 339 阅读 · 0 评论 -
Ubuntu16.04系统搭建Petalinux2018.3开发环境备忘录
将原来的默认的源地址替换为阿里源。原创 2024-10-27 23:26:07 · 452 阅读 · 0 评论 -
GPON、XG-PON和XGS-PON的区别
GPON、XG-PON和XGS-PON的区别原创 2024-10-23 17:11:52 · 5625 阅读 · 0 评论 -
Vivado综合过程中莫名报错的解决办法
【1】将最顶层的文件disable掉,等软件自动选取了一个文件作为新的顶层后开始新的综合此时应该能正常完成综合。Vivado爱抽风是出了名的,比如一个曾经正常编译的工程莫名其妙综合失败,也找不到任何错误信息。【2】重新enable原来的顶层文件,开始编译,你会发现工程已经能够正常编译了。此方法不确定是否都能奏效,但值得尝试。原创 2024-10-17 19:47:35 · 1143 阅读 · 0 评论 -
Xilinx Vitis IDE启动时失去响应的解决办法
在启动Xilinx Vitis IDE时,有时候会遇到卡死的情况,无论是直接启动还是从Vivado的菜单中启动都一样。找到:自己的安装路径\Xilinx\Vitis\2023.1\bin目录下的vitis.bat文件,使用文本编辑器打开后,找到如下图的位置,添加。接着重启软件就可以正常打开了。原创 2024-10-03 13:15:12 · 1439 阅读 · 1 评论 -
Vivado重新修改编译后更新Vitis IDE开发环境的方法
【2】在Vitis IDE中选中platform右键点击,选择update hardware specification。【1】Vivado中代码重新编译后,重新进行export hardware操作,生成新的xsa文件。platform就更新好了,然后重新编译application就可以了。然后选择更新后的xsa文件,点OK。原创 2024-01-24 16:03:54 · 1569 阅读 · 0 评论 -
Petalinux环境搭建:ubuntu16.04 vnc server安装和配置
这里采用x11vnc这个软件来搭建VNC的服务端,因为Ubuntu16.04使用的是unity桌面,而使用其它版本的vnc软件需要将桌面图形软件修改为gonme或者xfce,修改比较麻烦,而且可能会影响其它软件的正常使用。而x11vnc这个软件不需要修改桌面软件,比较方便。注意接入密码别忘了,如果不慎忘记,使用步骤【2】重设密码。【6】在客户机上使用vnc view访问vnc服务端。【3】打开x11vnc.service文件并修改。【2】设置x11vnc服务端接入密码。【1】安装x11vnc软件。原创 2023-05-14 23:03:29 · 645 阅读 · 0 评论 -
Vivado启动自动执行Tcl指令实现一些特定的功能
当启动 Vivado设计工具时,Vivado启动器会自动在“【个人安装路径】/Vivado/【版本】/scripts/”目录下查找 Vivado_init.tcl 初始化脚本并执行。然后再重启vivado,并在tcl命令行中,再次执行,查看通过Vivado_init.tcl自动执行脚本后,编译线程数是否已经被修改为8。没有这个文件的,就自己手动新建一个Vivado_init.tcl,新建一个记事本,并把文件名和扩展名修改为Vivado_init.tcl并保存。命令中的3600000000,单位是us。原创 2023-05-07 23:53:15 · 2356 阅读 · 0 评论 -
Xilinx FFT IP核仿真错误处理备忘录
问题现像:使用VIVADO2017.4自带的仿真工具仿真FFT的IP核时报错:错误提示1:Failure: ERROR:add_1 must be in range [-1,DEPTH-1]错误提示2:Failure: ERROR:empty_1 and not_empty_1 are inconsistent问题解决:Xilinx FFT IP核的所有输入口都需要一个初始化状态。DL_IFFT_PIPELINED DL_IFFT_PIPELINED (.aclk原创 2021-12-22 17:43:12 · 2952 阅读 · 2 评论 -
Xilinx Zynq移植过程备忘录
一、基础概念:1、Linux启动流程:步骤 Step1 Step2 Step3 Step4 Step5 ARM BootROM FSBL U-boot Kernel BootFS 说明 芯片内部固化启动程序,主要用于初始化芯片的一些功能模块,比如时钟管理,电源管理,程序指针复位等。 Linux系统引导程序 Linux系统内核 Linux文件系统 备注 详见图1 F原创 2021-08-07 06:59:23 · 424 阅读 · 0 评论 -
ISE14.7在win8.1、win10 下的兼容性问题解决方法
ISE对win8无法完美支持(包括目前最新的14.7),在使用64位ISE时点击OPEN之类的东西时程序都会崩溃,虽然使用32位不会有这个问题,但是工程的默认打开方式不能改为32位。因此想要正常(伪)使用64位可以有如下临时解决办法找到程序安装路径下的这两个文件夹X:\Xilinx\14.6\ISE_DS\ISE\lib\nt64X:\Xilinx\14.6\ISE_DS\common\lib\nt64首先在第一个文件夹中,重命名libPortability.dll为libPortabil原创 2021-06-20 18:24:12 · 728 阅读 · 0 评论 -
Vivado与Matlab版本对照表
1 Vivado Matlab 2 2013.1/2013.2 2011A,2011B,2012A,2012B 3 2013.3 2012A,2012B 4 2013.4 2013A,2013B 5 2014.1 2013A,2013B 6 2014.2/2014.3/2014.4 2013A,2013B,2014A 7 2015.1/2015.2 2014A,2014B,2015A 8 2原创 2020-12-03 18:57:30 · 7114 阅读 · 1 评论