Vivado重新修改编译后更新Vitis IDE开发环境的方法

已于 2024-01-25 18:37:41 修改
阅读量1.5k 收藏 21
点赞数 8
分类专栏： Xilinx FPGA 文章标签： Vitis IDE
于 2024-01-24 16:03:54 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ktd007/article/details/135824747
版权
本文介绍了如何在Vivado中对代码进行重新编译并生成新的XSA文件，以及在VitisIDE中更新硬件规格，包括选择平台、更新XSA文件和重新编译应用的步骤。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

【1】Vivado中代码重新编译后，重新进行export hardware操作，生成新的xsa文件

【2】在Vitis IDE中选中platform右键点击，选择update hardware specification

然后选择更新后的xsa文件，点OK

platform就完成了更新，然后重新编译application就可以了。 

Vitis指南 | Xilinx Vitis 系列（五）
02-13 1851
Vitis指南 | Xilinx Vitis 系列（五） 大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。 由于内容过多，首篇给大侠列出目录，后续有时间分篇连载，今天带来第五篇，介绍使用Vitis IDE，包括建立系统和Vitis IDE调试流程。后续还会带来详细的开发教程，敬请关注。话不多说，咱们就进入正题。 VITIS简介 作者：艮林子 校对.
Vivado更新比特流（.xsa）文件后，如何在vitis中更新硬件bsp文件？
热门推荐
我为人人，人人为我
04-24 1万+
vivado 更新vitis中的bsp文件
vitis如何更新xsa？
zhanghaijun2013的博客
08-13 1872
再refresh application project，然后build。把platform_project clean一下，然后重新build。在platform_project选择。欢迎关注公众号：傅里叶的猫。选择对应的xsa文件。
Vivado2020.1 vitis使用：创建hello world项目
m0_49968063的博客
07-07 4514
之前网上的教程都是基于Vivado2018的，后来接手一个未完工的项目，是使用Vivado2020.1创建的，非常尴尬，只能打开，不能编辑。安装完，又发现之前熟悉的SDK怎么不见了，一番折腾之后原来是xilinx公司改变的策略，把PL与PS的开发直接分开了，一言难尽，还是按照老套路来干吧。18、ZYNQ的最小系统需要一个DDR，看你的硬件用的是什么DDR就选哪个，在DDR Configuration栏去配置，注意数据宽度，硬件上设计的是多少就选多少16bit和32bit可选。配置完就可以点OK了。
Vivado硬件平台更新后Vitis工程如何快捷更新
缘来远去
09-03 8353
更新硬件平台 在之前建立的硬件平台上右击，选择Update Hardware Specification，选择最新导出的硬件平台文件； 重建板级支持包 如下图，选择复位重建BSP源文件，之后Clean，再之后Build(Ctrl + B)。 ...
Vitis 工程更换路径后需要更换platform路径
qq_43634028的博客
06-12 2437
删除不必要的路径，添加当前工作路径的wrapper，之后先点clean再点build就可以了。
VITIS更新硬件平台
m0_56222647的博客
03-26 954
在之前建立的硬件平台上右击，选择Update Hardware Specification，选择最新导出的硬件平台文件；选择复位重建BSP源文件，然后Clean，再然后Build。
VIVADO SDK不断重新编译的问题
LKAYA的博客
05-28 1304
因为同时开启了自动保存和保存自动编译 解决方法 菜单栏project->Build Automaticly 把Build Automaticly前面的√去掉即可
VITIS HLS 2023.2 Vitis Unified IDE使用及简单hls工程搭建
m0_58581666的博客
04-25 5897
一下切换到新版本会有很多不适，再加上一些bug导致第一次使用起来非常费劲。但熟悉后发现这种vscode界面还是非常友好的，统一了嵌入式和hls开发。另外转载记得附原文链接。
Vitis IDE 艰难切换--从传统 Vitis GUI 到 2024.1 统一软件界面
hi94的博客
06-26 7119
在Vitis 2024.1版本中，传统的Vitis GUI已经被全新的统一软件界面所取代。这个变化虽然初看令人生疏，但它实际上为开发者们带来了更加高效和现代化的工作环境。新界面的Flow Navigator、多任务并行执行、AI引擎优化、以及界面的现代化设计，都极大地提升了工作流程的管理和执行效率。此外，新的统一软件界面还提供了GUI和CLI模式的无缝转换，使得项目构建和调试更加灵活。虽然适应新界面需要时间，但随着熟悉度的提升，开发者们将能够充分利用这些新特性，以更快的速度迭代和优化他们的工程。
基于vivado2023.2 第1个工程 用ZYNQ的PL(FPGA)设计流水灯
02-26
Vivado是Xilinx的集成开发环境（IDE），提供了完整的工具链，包括项目管理、设计输入、综合、布局布线、仿真、硬件编程等。2023.2版本的更新可能包括性能优化、新功能添加或对旧功能的改进，以提升设计效率和质量。 ...
Vitis2022.2里如何更新比特流(.xsa)文件
diiiiiiizzy的博客
01-15 3107
Vitis2022.2里如何更新比特流(.xsa)文件 图文步骤，常见bug及解决
Vivado工程重建
yundanfengqing_nuc的专栏
06-09 3028
实际工作中，在完成一个项目的过程中，往往会出现很多个中间版本，一般对于版本的管理就是上传git。而一个FPGA工程所需要占据的空间就有几百兆甚至更大，将整个工程上传git，显然是不现实的。这时候就需要对fpga工程进行简化，删除多余的文件，只留下必要文件供工程重建或者重新跑一下代码使用。这里简单介绍使用TCL脚本重构vivado工程，只需要利用vivado生成重建工程脚本和源文件，即可自动回复工程。具体操作如下： （1）生成tcl脚本 打开需要被重建的vivado工程：在File下选择W...
Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis上
lulugay的博客
11-26 8490
前言 2020.11.25日，Xilinx更新了Vitis2020.2版本。正好之前报名里Xilinx的自适应计算挑战赛，比赛要求使用Vitis平台进行开发，所以今天趁着新版本发布把我之前参加DAC-SDC的项目SkrSkr迁移到Vitis平台上。之前听过一些介绍说Vitis将SDAccel和SDSoC合并到了一起，并使用OpenCL语言，所以在项目迁移之前我还是有点打怵的，但是经过一天的尝试基本搞定了。整个流程走下来感觉Vitis跟SDSoC换汤不换药，只是调用加速器的方式稍有变化，整体的设计思想还是一致
【Xilinx】Vivado 修改了v文件、xdc文件后如何进行reload
sqqwm的专栏
04-09 2381
【Xilinx】Vivado 修改了v文件、xdc文件后如何进行reload
下载vitis 2024.2后，在file选项里找不到new platform选项，在welcome页点击create platform component没有反应
千歌叹尽执夏的博客
12-17 863
下载vitis 2024.2后，无法创建基于.XSA的platform，在file选项里找不到new platform选项，在welcome页点击create platform component没有反应，example里也没有任何东西。
解决Xilinx Vitis的platform out-of-date
qq_41127762的博客
04-01 5473
使用Vitis进行Zynq的TCP开发通信，建立Platform工程后，需要修改BSP设置，加入Lwip支持才能使用Lwip的函数，但在修改后，平台平台工程提示out-of-date，依然无法添加Lwip的函数。 我想是因为修改了还没build，但重新build了很多次，每次都提升“Build Finish”，依然是Out-of-date。 排查了很久，发现原因在于，build过程出错，由于console中没有明显的提示，只会显示“Build Finish”，因此要到“problems”的tag中查看，
vivado 编辑与改写IP核源文件
weiweiliulu的专栏
07-21 6610
有些时候，根据设计需求可能会想要修改IP核生成的源文件（只能修改未加密文件），包括HDL文件和XDC约束文件。 这种修改不能直接修改源文件，因为在后续设计流程中，...
vivado和vitis
最新发布
01-07
### Vivado 和 Vitis 的区别及用途 #### Vivado 特点与应用领域 Vivado 是一款专为现场可编程门阵列 (FPGA) 开发设计的强大集成开发环境(IDE)，支持从高层次综合到比特流生成的全流程自动化处理。该工具集成了项目管理、IP核创建、仿真调试等功能模块，适用于硬件工程师进行底层逻辑电路的设计优化工作[^1]。 对于那些需要深入控制硬件资源分配并追求极致性能的应用场景而言,Vivado 提供了必要的灵活性和支持度,使得开发者能够充分利用 FPGA 平台特性来实现复杂算法加速或定制化计算架构构建的任务需求。 ```python # 示例：使用 Vivado 进行简单 RTL 级别设计 module adder ( input wire a, input wire b, output reg sum ); always @(*) begin sum = a ^ b; end endmodule ``` #### Vitis 特点与应用场景 相比之下,Vitis 则更侧重于软件层面的支持以及高级语言抽象层次上的开发体验提升;它允许程序员通过 C/C++/OpenCL 等高级程序设计语言编写应用程序代码，并将其编译为目标平台特定指令序列运行在基于 ARM 处理器或其他嵌入式处理器内核之上。此外,Vitis 还提供了丰富的库函数集合用于简化机器学习推理引擎部署、视频图像处理框架搭建等工作流程，在保持较高生产效率的同时兼顾了一定程度上便携性和跨平台兼容性的考虑[^2]. 当面对诸如边缘侧人工智能推断服务提供者或是多媒体内容分发网络运营商这样一类既希望快速迭代产品功能又不愿牺牲太多执行效能的企业级客户群体时,Vitis 显得尤为适用.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值