高纳德-优快云博客

原创 FPGA Architecture Overview/FPGA内部架构简览

第一块商用FPGA是1985年Xilinx推出的XC2064，如今FPGA因其自身的可重复编程和并行性等特征已经是人们在克服冯诺依曼架构缺陷的一个重要方向。在日常的使用中，一直想深入了解下FPGA的内部构成，而每次看到LUT、CLB等都是云里雾里的。这次幸运地在"Data Processing in FPGAs"这本书里找到了我想要的答案，其介绍很好地契合了我想了解的level，感兴趣的推荐直接去阅读原文。下面先从图1所示设计流程内容进行阐述，分为Logical和Physical两个层级。Logical

2021-04-08 15:11:56 825 1

原创触发器学习小结

概述与组合逻辑输出仅取决于输入不同，反馈线的引入使得即使没有输入，电路自身也能产生相应的输出。Flip-Flop意指信号高低电平间的翻转，“触发”旨在强调相较数据端之外存在有触发端。用于记忆1位二进制信号有两个能自行保持的状态根据输入信号可以置成0或1分类动作特点，按触发方式分为电平、脉冲、边沿；功能描述，按逻辑功能分类：RS、J-K、D、T考虑上述电路，在上电后，Vin和Vout的值会取决于最初状态，为0或为1。之所以说该电路会具有一个稳态的值，考虑下面的情况：若沿虚

2020-12-10 14:36:49 847 1

原创 CUDA学习资源整合

CUDA学习使用总结说明：本文中整合了部分我在学习过程中筛选过的有价值的资源，希望可以节省大家在学习过程中的宝贵时间。本文档中涉及到的所有文档均可在我的百度网盘分享中找到，需要单独下载或者链接失效点击下文中每个文件的官方来源下载即可。

2017-11-12 20:13:46 5713 9

原创 HPCA2023_Database Accelerator_VAQUERO

VAQUERO瞄准的是向量型处理过程中面临的不规则数据访问和数据间依赖问题，kernel层级重点处理的是hash aggregate和hash join相关的查表probe这一瓶颈操作。VAQUERO和x86 AVX512 ISA集成在一起，借助于后者中的VPCD指令来解决数据依赖问题。因此，该文章的重点应该是借助于SPM解决Gather/scatter问题。PS: 我每每感到数据库加速没有啥可以做的，或者说做的意义不大的时候，总有一些顶会工作出来打我的脸orz。

2023-03-10 17:58:47 582

原创读HLS Bluebook(三)之 IO and Memories

IO主要包括通过数值传递和通过指针(或references\数组)。Unconditional IO对应于"wire"类型，没有握手协议。Unconditional IO is used most often for either control type interfaces, where the IO does not change, on in designs that are pipelined with II=1 and the IO is read or written every cl

2022-08-22 16:08:15 204

原创 SpinalHDL学习

为什么迁移到SpinalHDLverilog的学习曲线过于陡峭，而且verilog自身演进太慢，即使systemverilog也有很多不如人意的地方。本身水平太菜，至今未成为一个资深的verilog 开发人员，对于自己来说，要么继续啃Verilog，要么拥抱新工具。与HLS不同的是，SpinalHDL本身仍然是一种硬件描述语言，据称是“The overhead (of SpinalHDL generated RTL compared to human written VHDL/Verilog) is

2021-06-28 09:53:19 2362

原创读HLS Bluebook(二)

Pipeline FeedbackA design with feedback limits the initiation interval to be no less than the delay of the feedback path. There are three types of feedback:data dependent, 即inter-loop dependency。“If the only loop in the design is the main loop the var

2021-06-03 11:31:19 228

原创读HLS Bluebook(一）

what was initially a straightforward process from specification to implementation becomes a nightmarish iterative cycle. The hand-coded RTL design is tested, bugs are reported, and time is spent trying to hunt them down and fix them individually - only to.

2021-06-02 21:37:25 364

原创 HLS学习笔记

最终转换的是HDL，也就是说HDL干不了的HLS肯定干不了，HDL能干的HLS也不一定能成。HLS与HDL相比，使用C/C++来设计电路，并可以自动添加流水、循环（部分）展开等操作。C仿真是验证的C文件的语法正确性？C综合的输出文件是HDL文件吗？然后后续步骤就是常规HDL设计流程了？-C仿真是算法层面的验证， C test bench验证的是C设计的正确性而非和C设计文件一起转换成HDL和相应的tb文件之后再进行验证（这一过程也存在），这样使得验证速度提升，时序等正确性由HLS工具来保证。dire

2021-05-10 21:11:42 574

原创排序二三

Sleep sortSleep sort使用n个进程处理n个待排序数据，进程每隔i个计时单位输出i，即对于如1,3,5,7的待排序序列，计数到1输出1，计数到3输出3，以此类推。可以看出，最坏情形下如排序(0 218382)需等待218382个计时单位。其时间复杂度的分析见What is the time complexity of the sleep sort?Timsort，用于python的list.sort中，处理已部分有序的数据。Introsort，用于C++ std::sort.

2021-01-07 20:56:17 268

原创小白的装机之旅之采购篇

采购清单主机器件的采购是需求驱动的，首先要明确自身需求，进而根据需求去确定型号，包括主板、处理器、机箱、内存、硬盘、电源、风扇等。信息获取对于装机小白来说，初次装机是一个从0到1的过程，一些模糊不清的参数要善用搜索引擎，在采购的时候为避免假货被坑可以选择某东自营。选型主板主板的选择可以在先确定了处理器型号之后，根据插槽的类型进行选择；也可以先在其他需求如PCI-...

2018-08-08 09:56:07 362

Something