verilog二维数组

以寄存器reg变量为例
reg [9:0] a_reg[0:3];
//定义一个深度4,宽度10的寄存器组;
//reg [0:0] b_reg[0:3][9:0];
//定义了一个4x10的1bit寄存器组, [0:0]可以不写——表示1bit;也可以定义成其他位宽;

1:对于a reg,a_reg[0]–表示0下标的一个10bit寄存器;也可以用a_reg[0][5:3]——任意取a_reg[0]部分寄存器宽度;

2:a_reg转置只能循环操作,不能直接a reg[0:2][7]——非法;

3:b_reg 只能双下标取用,例如b_reg[0][3]等,不能像a_reg一样取用一组;
不过可以用for generate生成循环,任意取用行列元素,达到快速转置的目的;

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

数码逐渐远去

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值