PCB 走线检查要点

最新推荐文章于 2025-02-08 17:20:50 发布
原创 最新推荐文章于 2025-02-08 17:20:50 发布 · 1.4k 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

步骤 Item 评审内容 评审内容细则
电源 1 VSYS到各个模块走线宽度是否能达到电流要求 走线宽度；过孔数目；换层；隔离

重要信号线 17 MIPI 差分线；等长；全方位包地
18 USB 差分线；90欧姆阻抗线；包地
19 音频 MIC；RCV；PHR|L;SPK;FM LineIn
20 RF IQ;50欧姆阻抗线
21 Clock TC-VCXO 1,2层净空，3层完整的GND
ESD 27 TVS 就近引脚放置；先过TVS后到IC；TVS就近打孔到主地

天线 34 双向天线，尽量在输入输出端都留Pi型匹配 50欧姆阻抗线；匹配；净空；600平方毫米

接地 39 板边一圈打地孔
40 露铜，方便贴导电布和泡面与机壳接地

测试点||丝印 50 量产项目的电声器件全部测试点，方便全功能测试
51 重要的控制信号，留测试点  EN|CLK

53 功能型丝印+器件引脚丝印

其它
DDR5和MIPI走线不等长、过孔太多，真的要命吗？
weixin_43199439的博客
06-30 92
项目影响建议走线不等长信号延迟不同，采样失败严格等长，差分对称过孔多阻抗不连续，反射限制过孔数，选择合理栅层共模电压漂移EMI上升，误码率增高做好电源完整性设计上升沿错位抓数据错位，数据崩溃优化layout，匹配delay降频信号稳了，但性能下降临时用，最终要整改PCB📢别让信号“自己看不懂自己”！信号完整性（SI）在高速设计里就像修地铁，一条线路拐弯、打洞都得科学计算。MIPI、DDR5已经到了每根线都计较ps延迟的时代，咱搞板子的不能再用低速思维搞高速设计。
检测PCB注意的9个要点
hzlb666的博客
11-06 596
PCB板的检测技术要注意一些细节方面，以确保产品质量，在检测PCB板的时候，我们应注意下面的9个要点。 1、严禁在无隔离变压器的情况下，用已接地的测试设备去接触底板带电的电视、音响、录像等设备来检测PCB板 严禁用外壳已接地的仪器设备直接测试无电源隔离变压器的电视、音响、录像等设备。虽然一般的收录机都具有电源变压器，当接触到较特殊的尤其是输出功率较大或对采用的电源性质不太了解的电视或音响设备时，首先要弄清该机底盘是否带电，否则极易与底板带电的电视、音响等设备造成电源短路，波及集成电路，造成故障的进一步扩大。
PCB布线完成后应该检查的项目
andyzx的开发日记
08-30 2064
当设计完成一个PCB的时候，就需要检查这块PCB的一些相关的地方，因为，一块PCB，除了电气性能没有问题外，还有其他的一些相关的影响因素，本文介绍一些在设计完PCB后，应该检查的项目，希望给PCB设计人员参考。 PCB设计检查 下述检查表包括有关设计周期的各个方面，对于特殊的：应用还应增加另外一些项目。通用PCB设计图检查项目1)电路分析了没有?为了平滑信号电路划分成基本单元没
好久没更新了，今天是PCB布局、走线、检查方法
qq_53824479的博客
04-08 1233
下面是我裁剪的，因为没有那个选项，所以我用的是define board cutout 一点点裁的，不是很整齐，也会有漏洞，如下图二的3D立体图，有些地方是绿色就是没有被覆盖到的地方，灰色我暂时不懂，所以使用cutout时尽量两片之间有覆盖，这样可以保证全部都被裁掉。切换到禁止布线层，在英文模式下，点击P，再点击L，就会出现如下颜色的线（紫色），可以用来画出你需要打板的区域。设计规则后续文章会有，一般在你连接飞线之前，你就要设计好自己的设计规则，没有的话，是按照系统默认的规则来检查的。
PCB审核规则
暗淡化的博客
10-22 908
1、安全间距规则 参考 铺铜 板边/槽：0.3mm（12mil） 板边 - 导线：0.5mm（20mil） V割：25mil 字符：0.15mm（6mil）/1mm（40mil） 过孔：0.3mm（12mil）/0.3mm（24mil）（单双面板） 0.2mm（8mil）/0.45mm（18mil）（四、六层） 孔间：0.254mm（10mil） 推荐过孔 0.2mm（8mil）/0.457mm（18mil）（四、六层） 0.3mm（12mil）...
合道篇--（2）-高速PCB评审关键点
XXP580的博客
12-30 2097
在PCB设计中必定会遇到评审活动，如何去评审一张板卡并在评审中提升板卡质量，本文提供一些评审点供参考，是我日常工作的简单总结，希望能对各位读者有一定的帮助。
分享一个AD19 PCB布线检查实用小方法
wanghuailin5208158的博客
09-07 2101
PCB布线检查小技巧
第6章详细设计-6.9 PCB审查
电子那些事儿
11-18 1161
PCB审查需要从布局、布线和丝印等各个方面检查PCB的设计，一般在布局阶段完成后，先进行一次审查，审查问题修改完成后再进行布线，布线完成后进行第二轮审查，审查问题完成后再布置丝印，最后在投板前再进行一轮审查。另外，还有一种可能就是“一”字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激）。器件上的接地焊盘都需要打接地过孔，如图6.18所示。PCB与底座之间的螺钉放置方法：腔壳中的每个小腔内都需要有螺钉，螺钉数量视腔大小而定（腔越大，放置的螺钉就多）。
原理图和PCB设计--EMC审查项（具体实施需结合公司实际项目做合理变更）
多年硬件从业经历，热爱学习，记录生活！
11-29 1019
原理图和PCB设计EMC检查要点
05Cadence Allegro在PCB设计完成后的检查事项
weixin_43918076的博客
07-06 1万+
序言 在生成光绘文件以前，需要利用软件检查PCB相关事项 这其中包含： 1、检查器件是否全部放置； 2、检查连接是否全部完成； 3、查看是否有孤铜、无网络铜皮； 5、检查DRC； 4、检查Dangling Lines（单端线，也称断头线，是无用多余的线段） Dangling Via（单面孔，孔是用来连接两个及以上线或铜皮的，单面 孔是指只有一面连接了线或者铜皮）。 正文 检查器件是否全部放置； 选择菜单【Display→Status】，在Unplaced symbols一栏显示为0%，意味着器件全部放置
基于CooVally的PCB板缺陷检测
Coovally_AI的博客
03-25 1974
PCB（printed circuit board）是电子元器件的支撑体，也是电子元器件电气相互连接的载体，其技术水平的高低决定了一个国家电子信息产业的配套水平。 自半导体晶体管于20世纪50年代出现以来，对PCB的需求量急剧上升。特别是集成电路的迅速发展及广泛应用，使电子设备的体积越来越小，电路布线密度和难度越来越大，这就要求PCB要不断更新。 作为国家战略性新兴产业发展重点之一的电子信息产业，PCB行业的势头正逐渐高涨。但是，随着PCB朝着高精度、多层数、微型化方向发展，传统的人工检测和电子检测
PCB走线之差分走线
bianchen9805的博客
07-17 3833
　　之前给大家介绍了PCB走线类型中的直角走线，今天就和大家说说PCB中的另一种走线——差分走线。 　　差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，差分信号就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”,而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在抗干扰能力...
AI 智能赋能 PCB 生产，高效革新路
m0_75227464的博客
02-08 2060
在科技飞速发展的当下，印刷电路板（PCB）作为电子设备的关键组成部分，其生产效率的提升至关重要。而 AI 智能技术的兴起，为 PCB 生产带来了全方位的变革，从设计到生产，再到设备管理与供应链协调，正以全新的方式推动着 PCB 生产效率迈向新高度。
基于AD硬件开发（2） --- Altium Designer 布线后排查漏线
FCZlll的博客
01-16 2450
在 Altium Designer中，完成 PCB 布线后，最常见的“漏线”指的就是还有一些网络（Net）没有真正布线完成，或者存在断开的连接。
显示模组MIPI走线规则
weixin_53757859的博客
10-06 2729
差分走线：切换至router→po→按ctrl选择PAD对后右键选择网络→右键选择差分网络→左侧项目浏览器内网络对象→差分对选中差分对→右键特性输入线宽线距后确定→布线编辑→F3交互式布线→点击需要布线的PAD→右键单独布线或通过右键添加过孔→右键可以结束布线后可backspace键删除布线→保存后返回layout→选中导线输入QL获得线长或在router内ctrl点击线对后右键选择网络及选中电子表格内的网络默认方案可以显示线长是否满足0.3mm的差距内，线对间5mm的匹配长度；一、MIPI走线的结构。
高速信号设计与layout注意事项
热门推荐
qq_31826999的博客
12-08 1万+
PCB硬件设计、layout
MIPI总线介绍
马不停提的专栏
08-07 6355
MIPI的硬件也就是物理层，目前有D-PHY,M-PHY,C-PHY,A-PHY四种2007年出现了D-PHY。2008年提出了M-PHY。数据传输量最大，但在实际应用案例几乎没有。主要原因是和camera的应用发展有关，camera在达到20M的像素之后并没有像MIPI组织的预期一样继续大幅往上更高像素数方面发展。而M-PHY设备开发过于复杂，没有设备商支持，所以仍使用D-PHY协议。2013年提出了C-PHY协议。相比M-PHY 传输速度低，但是和D-PHY更容易兼容，且设备开发成本较低。
硬件PCB Layout布局布线Checklist检查表（通用版）
xishuwang的博客
08-05 2485
按部位分类 技术规范内容 1 PCB布线与布局 PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级。隔离方法包括：空间远离、地线隔开。 2 PCB布线与布局 晶振要尽量靠近IC，且布线要较粗 3 PCB布线与布局 晶振外壳接地 4 PCB布线与布局 时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针 5 PCB布线与布局
MIPI(一)
u011011827的博客
11-04 1537
lcdcamera。
高速ADC采样板PCB走线要点
最新发布
07-25
<think>嗯，用户想了解高速ADC采样板PCB走线的关键设计要点。这个问题很有深度，需要结合高速电路设计和信号完整性知识来回答。 用户可能是硬件工程师或者电子相关专业的学生，正在设计高速数据采集系统。从提问的专业程度来看，应该有一定PCB设计基础，但可能第一次接触高速ADC设计。ta最关心的可能是如何避免采样失真和噪声问题。 参考之前提供的引用资料，特别是引用[2][3][4]中关于差分阻抗、电源层布局和去耦电容的内容非常相关。需要重点强调这些方面： 首先是阻抗控制。高速ADC的差分输入对必须严格保持100Ω特性阻抗，这需要计算走线宽度和介质厚度。单端走线则要控制50Ω阻抗。引用[2]特别提到差分对内部匹配的重要性，这个细节不能遗漏。 电源完整性方面，引用[3][4]都强调了叠层结构的重要性。四层板是最低要求，电源和地平面要紧密耦合。去耦电容的布局要遵循"大电容远，小电容近"的原则，0402封装比0802更适合高频特性。 信号走线技巧上，要提醒用户注意长度匹配。数字信号和时钟线要远离模拟输入，引用[4]提到的"电源层入口点"概念很关键，需要解释清楚。 最后是接地处理，必须强调分区而不是分割的概念。引用[3]提到的"紧密叠置电源接地层"是实现低阻抗返回路径的基础。ADC下方的接地焊盘要打满过孔，这个实践细节很重要。 在相关问题设计上，应该延伸出阻抗计算、抖动优化等实际问题，帮助用户继续深入。特别要加入ESD防护这个容易被忽视的点。 用户可能还需要具体计算示例，比如差分线宽怎么确定，去耦电容怎么选值。这些在回答中要用专业但易懂的方式呈现，避免堆砌公式。</think>高速ADC采样板PCB设计是确保信号完整性和转换精度的关键，以下是核心设计要点及工程实践： --- ### **一、阻抗控制与布线匹配** 1. **差分对阻抗** - ADC模拟输入（尤其是高速差分输入）必须严格保持$100 \Omega$差分阻抗。 - 单端信号（如时钟、控制线）需控制$50 \Omega$特性阻抗，布线长度尽量短。 - *关键点*：差分对内走线长度差需满足$\Delta L < \frac{1}{10} \lambda$（$\lambda$为信号波长），例如1GHz信号要求$\Delta L < 15mm$[^2]。 2. **层叠结构优化** - **推荐四层板结构**： ``` Top Layer（信号） GND Plane（完整地平面） Power Plane（分割电源层） Bottom Layer（低速信号） ``` - 电源-地平面间距应≤4mil（0.1mm），利用平板电容增强高频去耦[^3][^4]。 --- ### **二、电源完整性设计** 1. **去耦电容布局** - 在ADC每个电源引脚旁放置**0.1μF陶瓷电容**（0402封装），距离<3mm。 - 电源入口处增加**10μF钽电容**，抑制低频噪声。 - *注意*：电容接地端需直接连接到地平面（短而宽的通孔）。 2. **电源分割策略** - 模拟/数字电源需物理分隔，但**地平面必须完整统一**（避免分割），仅在ADC下方单点连接磁珠[^4]。 - 高频开关电源（如DC-DC）远离ADC≥20mm。 --- ### **三、信号走线关键技巧** 1. **模拟信号保护** - ADC输入走线包地处理：两侧加接地铜带，每200mil打地孔形成法拉第笼。 - 避免90°拐角（用45°或圆弧走线），减少阻抗突变。 2. **时钟信号隔离** - 时钟线优先布在内层（GND与Power层之间），并用地线包围。 - 时钟驱动器靠近ADC放置，长度≤10mm，避免过孔。 3. **数字输出布线** - 数据总线等长匹配（±50mil），远离模拟输入至少3mm。 - 使用串联电阻（22Ω~33Ω）靠近ADC输出，抑制振铃。 --- ### **四、接地与噪声控制** 1. **混合器件接地** - ADC的AGND和DGND引脚通过**内部未连接**时，外部需用0Ω电阻或磁珠单点连接。 - 避免数字噪声通过地平面耦合至模拟区域[^3]。 2. **散热与屏蔽** - 大电流路径（如参考电压源）铺铜加宽至>50mil。 - 敏感区域可增加金属屏蔽罩（开窗对齐ADC散热焊盘）。 --- ### **五、信号链前端设计** 1. **RC滤波优化** - 外部RC网络需满足$R_{ext} \cdot C_{ext} < t_{采样周期}$。例如：$R_{ext}=1k\Omega$时，$C_{ext} \leq \frac{t_{采样}}{1000}$（采样时间$t_{采样}$通过寄存器配置）[^5]。 - 建议在ADC输入端串联10Ω~100Ω电阻，抑制反射。 --- ### **典型问题排查表** | 现象 | 可能原因 | 解决方案 | |---------------------|--------------------------|-----------------------| | 高频噪声>3LSB | 电源去耦不足 | 增加10μF+0.1μF电容组合 | | 采样值跳变 | 差分对长度失配>100mil | 重新布线等长匹配 | | 低温下精度下降 | 参考电压温漂 | 选用±0.05%基准源 | > 设计验证：通过TDR（时域反射计）测量阻抗连续性，使用频谱分析仪检查电源噪声（目标<10mVpp）。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值