4、Verilog HDL在计算机视觉架构中的应用与实现

Verilog HDL在计算机视觉架构中的应用与实现

1. 赋值方式

在Verilog HDL中，变量交换可通过阻塞赋值和非阻塞赋值实现。阻塞赋值需要临时变量，而非阻塞赋值的两个赋值操作是并发的，右侧变量为旧值，左侧为交换后的新值。

还有一种是使用 assign - deassign 的过程连续赋值，仅在激活时赋值，非激活时阻止普通过程赋值影响已赋值寄存器的值，可将表达式持续驱动到变量或网络上。过程连续赋值语句中的 assign 部分会覆盖对变量的所有过程赋值， deassign 部分则终止对变量的过程连续赋值，变量值保持不变，直到通过过程赋值或过程连续赋值为驱动寄存器赋予新值。另外， force - release 的过程连续赋值会覆盖过程赋值或过程连续赋值，释放时变量恢复原值。

示例

always @(posedge clock)
    Count = Count + 10; // Count generation
always @(reset or set)
    if (reset) // asynchronous reset
        assign Count = 0; // prevents counting, until reset goes low
    else if (set) // asynchronous set
        assign Count = 1; // prevents counting, until set goes l