杂记：Atmel sama5d3 DMA Controller (DMAC)

最新推荐文章于 2025-10-17 11:03:51 发布

原创

最新推荐文章于 2025-10-17 11:03:51 发布 · 2.5k 阅读

9 ·

CC 4.0 BY-SA版权

本文详细介绍了Atmel sama5d3 DMA Controller的工作原理，包括16请求线的dmac0和22请求线的dmac1，通道锁、总线锁及寄存器写保护功能。DMA控制器处理外总线和内存传输，需要配置SIF和DIF字段，并与MATRIX协同工作。同时，文章提及了中断配置、握手协议（硬件和软件握手）以及不同类型的传输方式，如内存传输和非内存传输。还讨论了软件如何在中断处理中进行握手操作，以及通道配置的细节，如清除SRC_H2SEL/DST_H2SEL位，利用DMAC_CREQ和DMAC_SREQ寄存器进行传输请求。最后，文章提到了软件如何轮询这些寄存器以监控传输状态。

DMA Controller (DMAC)
概述：
dma从源读然后写到目的地址，通过一个或者多个AMBA buses.
每个源目的对需要一个通道，最简单配置的dmac有一个主控接口和一个通道
每次dmac传输会有两次AMBA传输发生，
dmac通过apb接口配置

3 AHB-Lite 主接口
支持Peripheral-to-Memory, Memory-to-Peripheral,
Peripheralto-Peripheral and Memory-to-Memory
从源到目的可独立运行在8 16 32 bit模式
硬件软件触发
多缓冲顺序操作支持
不同源目的支持自增自减不变寻址模式
仲裁模式Modified Round Robin and Fixed Priority
可配置长度 AMBA AHB Burst
用apb接口配置dmac
8通道 dmac0和dmac1

16请求线 dmac0

22 请求线dmac1

内置fifo

通道锁和总线锁

寄存器写保护

dmac处理外总线和内存的传输，

需要配置 SIF and/or DIF bitfields in the DMAC_CTRLBx和DSCR_IF，需要与MATRIX配置相适应

dmac0主要连接外总线和内存接受apb0的触发
HSMCI0 Receive/transmit 0
SPI0 Transmit 1
SPI0 Receive 2
USART0 Transmit 3
USART0 Receive 4
USART1 Transmit 5
USART1 Receive 6
TWI0 Transmit 7
TWI0 Receive 8
TWI1 Transmit 9
TWI1 Receive 10
UART0