[BD 41-758] The following clock pins are not connected to a valid clock source

最新推荐文章于 2024-09-25 14:49:11 发布
最新推荐文章于 2024-09-25 14:49:11 发布
阅读量1.1w 收藏 29
点赞数 10
CC 4.0 BY-SA版权
分类专栏： vivado zynq 文章标签： fpga block
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/joomlama/article/details/117547204

[BD 41-758] The following clock pins are not connected to a valid clock source
最近在vivado2018.3 block design 中基于 zynq 使用 crossbar 和 bram controller时遇到上面的错误警告，提示的意思是说bram controller链接的时钟不对，但是图中分明已经正确链接了，且validate design的时候对话框也提示正确。几经折腾，后来找到了解决办法，如下

（1）首先，在对block design进行validation后，对zynq进行重置，方法是点击 Reset Output Products，如下图所示
在这里插入图片描述

（2）接下来，重新生成各模块，即点击Generate Output Products
在这里插入图片描述
（3）最后，生成 zynq wrapper 就可以了
在这里插入图片描述

如何解决后端 timing check时endpoints which are not constrained for maximum delay.问题
weixin_47349046的博客
10-18 1389
这种问题一般是由于代码中部分信号tie0，导致部分寄存器综合后为常数。工具会前面自动插入icg，导致时钟无法到达寄存器。后端可通过脚本去除此warning。
时序分析基本概念介绍——时钟(create_clock/create_generated_clock/set_clock_uncertainty/set_clock_groups)
qq_34326957的博客
05-22 3799
任何sdc首先定义的都是时钟。Clock主要包含Waveform、Uncertainty和Clock group的定义。我们把它们称为时钟的三要素，当然创建任何时钟都要检查一下这三者有没有定义正确。
[BD 41-758] The following clock pins are not connected to a valid clock source: /processing_system7_
WJLHW的博客
10-07 3147
vivado run_sythesis 时出错 [BD 41-758]
PLL时钟输出到普通I/O口的办法
baihengpei的博客
05-23 1万+
最近在搞PLL的时候，遇到PLL倍频输出的时钟不能直接连接到普通IO的问题。刚开始，PLL的时钟直接连接到IO，map失败，一看原因，迫不及待在ucf文件中加入下面的约束： PIN "U_CLOCK_PLL/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; PIN "U_CLOCK_PLL/clkout2_buf.O" CLOCK_DEDICATE
【FPGA】ILA错误:Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock..
壁立千仞，无欲则刚
06-17 1846
（2）如果有多个ILA，有的ILA时钟常供，有的ILA时钟可能会没有，那么通过修改自动生成的如下约束选择到常供的时钟即可。ILA的debug hub时钟需要连接到一个常供的时钟上，如果连接的时钟没有时钟即会报上述错误。（1）首先要确保所抓的信号的时钟是提供的。
Quartus II -Warning (332168): The following clock transfers have no clock uncertainty assignment.
Matlab - Data_Reconstruction
01-02 5213
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty comman...
A-E115FB V2 add 2.54mm PIN name_A-E115FPGA_excel_PINS_A-E115_
09-30
Pin mappings for A-E115 FPGA dev board
create_generated_clock应用例
03-08
create_generated_clock [options] -name <clock_name> -source <source_clock> [get_pins ] ``` - `-name`: 用于指定生成的时钟信号的名字。 - `-source`: 指定源时钟信号，即source clock。 - `[get_pins ]`: ...
【BES】create_generated_clock 工具的内在逻辑
tedrushin的博客
09-25 1109
3.generated_clock的-source master_pin尽量定义到一个master clk或generated_clk上，显式地表示其频率相位关系。2.generated clock的时钟源头是master clock，因此时序路径的源头是master_clock，存在source latency。2.generated_clock在定义时，到上一个master clk或generated_clk的路径要唯一。generated_clock定义在UMUX/Y端，并且是CLK的2分频。
[BD 41-238] Port/Pin property FREQ_HZ does not match
热门推荐
呵呵哒15
02-20 1万+
Utility Buffer生成的BUFG端口属性properties不匹配问题 参考： https://coldnew.github.io/49454c4d/ https://forums.xilinx.com/t5/Synthesis/Vivado-2016-3-Utility-Buffer-issue-Limiting-clock-on-100Mhz/td-p/736176 缘由 在使用Di...
Quartus警告：Critical Warning: The following clock transfers have no clock uncertainty assignment.
Matlab - Data_Reconstruction
04-07 2974
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command. Critical Warning: From altera_reserved_tck (Rise) to altera_re
TM4C123-JTAG
baidu_35260565的博客
02-22 4403
本文摘录于TI官方手册SPMA075，主要内容是对JTAG的认识及硬件设计。 一、JTAG的基本认识 JTAG接口主要是四个引脚 TMS 、TDI 、TDO、TCK At power on, the TAP state machine (see Figure 1) is initialized to be in Test Logic Reset state. It moves from on...
QuartusII编译时会遇到的问题
qq_36958831的博客
07-04 4226
1.Found clock-sensitive change during active clock edge ai time on register “name” 原因：vector source file 中时钟敏感信号（如数据，允许端，清零，同步加载等）在试重边缘同时变化。而时钟敏感信号不能再时钟边沿变化。其后果导致结果不正确。 方法：编辑vector source file 2.Ver...
Pandaboard ES编译bootloader、xloader、内核、以及安卓系统
任月光上消逝，唯现实下清流
07-14 3978
注意：本文引用www.pandaboard.ord 里面getting started的启动内容。按需要编译自己的系统。 Building bootloader and kernel Bootloader Startwith building the bootloader. To learn more about the bootloader process or toclarify
VIVADO报错：连线问题
weixin_50988214的博客
06-02 4303
1、[BD 41-237] Bus Interface property TDATA_NUM_BYTES does not match between /hls_CvtColor_0/INPUT_STREAM(4) and /v_vid_in_axi4s_0/video_out(8) 查阅为连线不匹配， 从64位连接到32位，更改相关ip核的 2、更改完stream位数之后，此错误解决，剩余FREQ_HZ和CLK_DOMAIN问题两组 进入block interface properti..
Android P自动确定时区代码流程
liuminx的专栏
07-04 1792
根据字符自动确定时区查找到Setting中对应的字符 packages/apps/Settings/res/values-zh-rCN/strings.xml: <string name="zone_auto" msgid="334783869352026648">"自动确定时区"</string> 而后可以知道其对应的文件是：packages/apps/Settings/res/xml/date_time_prefs.xml，代码片段是： <PreferenceCat
FPGA综合后警告问题说明
weixin_44270744的博客
03-11 3226
Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity list 【提示】没把singal放到process（）中。 2.Warning: Found pins ing as undefined clocks and/or...
[BD 41-758] The following clock pins are not connected to a valid clock source: /axi_interconnect_0/xbar/aclk
最新发布
04-03
<think>好的，我现在需要解决用户的问题：在Vivado的Block Design中，axi_interconnect_0的xbar的aclk引脚没有连接到有效的时钟源。用户遇到了这个问题，想要找到解决方案。 首先，我要回忆一下AXI Interconnect和时钟域的基本概念。AXI Interconnect是用于连接多个AXI主从设备的IP核，它需要时钟信号aclk来同步操作。如果aclk没有正确连接，整个互联模块可能无法工作，导致系统异常。 用户提到他们之前遇到过地址分配导致的问题，但现在的问题是关于时钟引脚未连接。我需要考虑可能的原因和解决方法。首先，应该检查Block Design中的连线，确认aclk是否确实没有连接。有时候在设计中可能遗漏了时钟连接，或者在修改设计时不小心断开了连接。 接下来，正确的做法是为xbar的aclk引脚连接到一个有效的时钟源。在Vivado的Block Design中，通常需要添加一个Clock Generator IP，比如clk_wiz，来生成所需的时钟信号。然后，将clk_wiz的输出时钟连接到xbar的aclk引脚。同时，确保其他需要时钟的模块也连接到同一个时钟源，或者根据设计需求连接到适当的时钟域。 另外，用户提到之前有跨时钟域的情况，这时候需要特别注意时钟域的隔离和同步。如果xbar需要跨时钟域，可能需要使用异步时钟转换模块，比如AXI Clock Converter，来正确处理跨时钟域的通信。但如果是同一个时钟域，确保所有相关模块的时钟都连接到同一个源，避免时钟偏差或不一致。 此外，检查时钟引脚的约束是否正确。在Vivado中，时钟信号需要在XDC约束文件中正确约束，包括频率、波形等参数。如果约束不正确，可能导致时序问题，甚至工具报错。 可能的步骤包括： 1. 检查Block Design中的连接，确认aclk是否连接。 2. 如果没有连接，添加Clock Generator并连接。 3. 确保其他AXI模块的时钟也正确连接。 4. 检查跨时钟域情况，添加必要的转换IP。 5. 验证约束文件中的时钟定义。 同时，参考用户提供的引用[1]，提到地址分配问题可能导致异常，但当前问题与时钟相关。不过，这也提醒我需要全面检查设计中的配置，包括地址分配和时钟连接，避免多个问题叠加。 最后，生成相关问题，帮助用户进一步排查可能的相关问题，比如时钟约束、跨时钟域处理、AXI Interconnect配置等。</think>### 解决方案：AXI Interconnect时钟引脚未连接问题 在Vivado Block Design中，若出现`axi_interconnect_0/xbar/aclk`未连接到有效时钟源的错误，需按以下步骤解决： 1. **确认时钟源配置** 在Block Design中，AXI Interconnect的`aclk`需要明确连接到时钟生成器（如`clk_wiz`）的输出端口。 - 添加时钟生成器IP（如`clk_wiz`），配置其输出频率与系统需求一致。 - 使用“自动连接”或手动连线，将`clk_wiz`的`clk_out1`连接到`axi_interconnect_0`的`aclk`引脚[^1]。 2. **检查跨时钟域配置** 如果设计涉及多时钟域，需使用`AXI Clock Converter`隔离不同时钟域： ```tcl create_bd_cell -type ip -vlnv xilinx.com:ip:axi_clock_converter axi_clock_converter_0 ``` 将主/从设备的时钟域通过该IP桥接，避免异步通信错误。 3. **验证时钟网络完整性** - 在Block Design中右键选择`Validate Design`，检查是否提示其他未连接的时钟信号。 - 若存在未连接的复位信号（如`aresetn`），需连接到与`aclk`同步的复位源。 4. **检查约束文件** 在XDC文件中确保时钟信号已正确定义，例如： ```tcl create_clock -name clk_100m -period 10 [get_ports clk_in] ```
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值