cpu设计实战 lab3

本文详细记录了CPU设计实战中LAB3的调试过程,包括DEBUG信号问题、ds_valid信号赋值、运算错误、分支指令跳转、组合回路、ALU错误等关键问题的定位与解决,帮助理解CPU内部工作原理。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

CPU 设计实战 LAB 3

让我们一起DEBUG

第一处

首先可以发现的是 DEBUG 信号全部都是 X ,于是顺着 DEBUG_PC 信号往前走就可以发现image-20210528110720037

有一位是 Z,说明 wire 信号未被赋值。

image-20210528123752311

我们在下面给 load 赋值即可。

image-20210528160430316

第二处

改完上一处仍然没能让 DEBUG 信号出现,我们顺着 DEBUG 信号可以找到 ds_valid 信号一直未被赋值。

image-20210528140749498

作如下修改

image-20210528142239159

第三处

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值