FireSim 提取性能数据

FireSim 完全可以用于性能数据（尤其是 latency）的提取，而且它在 cycle-accurate 性能分析方面具有独特优势，特别适合 RISC-V 处理器、内存子系统、缓存一致性等领域的性能评估。

---

综述：

FireSim 不仅可以提取 latency 性能数据，而且是目前开源硬件生态中最强大的 cycle-accurate 性能分析平台之一。

它通过 FPGA 加速仿真（1–10 MHz） + 精确 cycle 计数 + 自定义监控模块，能够高效、精确地测量各类 latency 指标（如 cache miss latency、内存访问延迟、I/O 响应延迟等）。

---

一、FireSim 提取 Latency 的核心优势

优势	说明
⚡ 高速仿真	比 Verilator 快 10–100 倍，可在几分钟内运行完复杂 workload（如启动 Linux、运行 SPEC）
📏 cycle-accurate 精度	所有事件按逻辑时钟周期对齐，latency 可精确到 1 个 cycle
💾 真实系统环境	可运行完整操作系统和 benchmark，测得的是“真实场景”下的 latency
🔧 可编程监控能力	支持插入自定义 trace、counter、timestamp 模块
📈 支持大规模统计	可收集成千上万次访问的 latency 分布、平均值、最大值等

---

二、FireSim 中提取 Latency 的具体做法（5 种方法）

方法 1：使用硬件性能计数器（Hardware Counters）

FireSim 支持从 DUT（如 BOOM/ Rocket Chip）读取大量内置计数器。

示例：测量 L1D Cache Miss Latency

// 在软件中读取 cycle 数
uint64_t start_cycle = read_csr(mcycle);

// 触发一次 cache miss（例如访问未缓存地址）
volatile int *ptr = (volatile int*)0x80010000;
*ptr = 1;

// 等待写完成（mfence 保证顺序）
asm volatile("fence");

uint64_t end_cycle = read_csr(mcycle);
uint64_t latency_cycles = end_cycle - start_cycle;

printf("Cache miss latency: %lu cycles\n", latency_cycles);

✅ 适用：函数级、指令级、访存延迟测量
📌 要求：CPU 支持 mcycle CSR，且 cache miss 不被 prefetch 提前触发

---

方法 2：启用 FireTrace（指令级 trace）

FireSim 内建 FireTrace 模块，可记录每条指令执行的 cycle 时间戳。

启用方式：

firesim infrasetup --workload my-workload.yaml --with-tracing

输出示例：

@cycle=1000000: core=0, pc=0x80001000, instr=addi
@cycle=1000001: core=0, pc=0x80001004, instr=ld
@cycle=1000050: core=0, pc=0x80001008, instr=add

用途：

• 计算函数执行时间（首条指令 → 最后一条）
• 分析分支预测错误惩罚（mis-predict 后 flush 浪费的 cycles）
• 测量系统调用开销（ecall → ecall 返回）

---

方法 3：插入自定义 Timestamp Monitor（推荐用于总线级 latency）

在 TileLink 或 AXI 总线上插入 monitor 模块，跟踪请求与响应之间的 cycle 差。

典型场景：

• L2 Cache → 内存控制器的访问延迟
• DMA 读写响应时间
• 外设 I/O 响应延迟

实现方式（Chisel）：

class LatencyMonitor extends Module {
  val io = IO(new Bundle {
    val req = Flipped(Decoupled(UInt(64.W)))  // 请求通道
    val resp = Flipped(Decoupled(UInt(64.W))) // 响应通道
  })

  val timestamp = RegMap(1024, UInt(64.W))  // 按 ID 存储请求时间
  val id_reg = Reg(UInt(10.W))

  when (io.req.fire) {
    timestamp(io.req.bits) := cycleCounter
    id_reg := io.req.bits
  }

  when (io.resp.fire) {
    val latency = cycleCounter - timestamp(id_reg)
    printf("Latency for ID %d: %d cycles\n", id_reg, latency)
  }
}

✅ 优点：可统计数百万次访问的 latency 分布
🛠️ 工具支持：MIDAS 提供 AnnotatedEvent 和 HostDRAMIndirect 框架简化开发

---

方法 4：使用 Midas-Provided Performance Counters

FireSim/MIDAS 提供了预定义的性能监控模块：

模块	功能
L1DPerfEvents	L1D cache hit/miss, miss latency
L2PerfEvents	L2 访问计数、bank contention
MemoryPerfModel	DDR 访问延迟建模（基于 Bank-Rank 结构）
NetworkTracing	如果启用 NIC，可测网络 packet latency

在 Scala 配置中启用：

class MyConfig extends Config(
  new WithL1DPerfEvents ++        // 启用 L1D 监控
  new WithL2PerfEvents ++         // 启用 L2 监控
  new WithMemLatencyPrint ++      // 打印内存访问延迟
  new boom.Config                 // 基础 BOOM 配置
)

输出会自动写入日志文件：

[MEM-LATENCY] LoadAddr=0x80010000, Latency=87 cycles

---

方法 5：结合 FireMarshal + Linux perf 工具

FireSim 可运行完整 Linux 系统，因此也可使用操作系统级工具间接反映硬件性能。

示例：

# 使用 perf 测量某个程序的执行时间
perf stat -r 10 ./my_benchmark

# 使用 ftrace 分析系统调用延迟
echo 1 > /sys/kernel/debug/tracing/events/syscalls/sys_enter_open/enable
cat /sys/kernel/debug/tracing/trace_pipe

⚠️ 注意：OS 层 latency 包含调度、中断等开销，不能完全代表硬件 latency，但可用于端到端性能分析。

---

三、典型 Latency 提取场景与方法匹配

场景	推荐方法	精度	是否推荐
L1 Cache Miss Latency	方法 1（mcycle）或 方法 4（L1DPerf）	⭐⭐⭐⭐⭐	✅ 强烈推荐
L2/LLC 访问延迟	方法 3（Monitor）或 方法 4	⭐⭐⭐⭐☆	✅ 推荐
内存子系统延迟（DDR）	方法 3 + MemoryPerfModel	⭐⭐⭐⭐	✅ 推荐
函数执行时间	方法 1（mcycle）或 FireTrace	⭐⭐⭐⭐	✅ 推荐
系统调用开销	方法 5（perf/ftrace）	⭐⭐⭐	⚠️ 间接指标
网络 packet latency	方法 3（NIC monitor）	⭐⭐⭐⭐⭐	✅ 支持良好
多核同步延迟（如锁竞争）	方法 1 + 自定义 ID 标记	⭐⭐⭐⭐	✅ 可行

---

四、数据后处理与可视化

FireSim 支持将 latency 数据导出为结构化格式，便于分析：

输出格式示例：

{"event": "mem_load", "addr": "0x80010000", "latency_cycles": 87, "core": 0}
{"event": "cache_miss", "set": 15, "way": 2, "latency": 92}

后续处理：

• 使用 Python Pandas 统计平均 latency、标准差、百分位数（P99）
• 生成直方图、CDF 图
• 与 gem5 模拟结果对比验证

---

✅ 总结：FireSim 提取 Latency 的能力

能力	是否支持	说明
✅ 提取 cycle-level latency	是	精确到 1 个时钟周期
✅ 支持自动监控模块	是	如 L1DPerfEvents、MemoryPerfModel
✅ 支持自定义 trace	是	可插入 monitor 模块
✅ 支持大规模统计	是	可运行真实 workload 收集大量样本
✅ 支持总线级 latency	是	TileLink/AXI 级别监控
✅ 支持端到端系统 latency	是	结合 OS 工具分析应用性能

---

📢 一句话总结

FireSim 是提取硬件级 latency 性能数据的强大平台，通过 mcycle 寄存器、FireTrace、自定义 monitor 模块和内置性能计数器，可以高效、精确地测量从 cache miss 到内存访问再到 I/O 响应的各类延迟，是 RISC-V 架构研究和性能优化的理想工具。

如果你需要回答“这个操作到底花了多少个 cycle？”，FireSim 不仅能告诉你答案，还能在接近真实运行速度下反复验证。