Verilator总结

原创 于 2025-07-23 12:14:30 发布 · 594 阅读 · 19 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilator

✅ Verilator 综合知识汇总

一、Verilator 是什么？

Verilator 是一个开源的 Verilog/SystemVerilog 到 C++ 的编译器，由 Veripool 开发并维护，遵循 LGPL 协议。

  • 核心功能：将 RTL（寄存器传输级）Verilog/SystemVerilog 代码编译为高性能的 C++ 或 SystemC 模型。

  • 特点：它不是传统的事件驱动仿真器（如 ModelSim、VCS），而是一个基于编译的周期精确（CA：cycle-accurate）模拟工具。

  • 目标用途：用于高速功能仿真，特别适合开源硬件项目（如 RISC-V 核心、Chisel 生成电路等）。

  • 官网：https://www.veripool.org/verilator/

Verilator 的模型本质：Cycle-Accurate RTL Simulation

Verilator 将 Verilog/SystemVerilog 转换为 C++ 后，生成的是一个 周期精确（cycle-accurate）的功能模型，即：

  • 每个时钟周期调用一次 eval()，更新所有组合逻辑和触发器。
  • 所有信号变化都发生在时钟边沿之后（无门级延迟）。
  • 行为与 RTL 仿真一致，但没有时间单位（如 ns）的传播延迟。

这意味着：

  • 可以准确反映 逻辑在每个时钟周期的行为。
  • 你可以知道某个操作从输入到输出经过了多少个时钟周期 → 这就是 latency in clock cycles。
  • 但不能知道物理延迟（如 2.3ns），除非额外建模。

二、主要功能与特性

功能支持情况说明
将 Verilog/SystemVerilog 转换为 C++ 代码✅生成可执行的 C++ 模型，运行速度远高于传统事件驱动仿真器
✔️ 支持 RTL 综合子集✅支持 always, assign, generate, parameter, if, case 等常用结构
✔️ 支持 SystemVerilog 部分子集✅支持 logic, enum, struct, interface（部分）
✔️ 高性能仿真✅编译为 C++ 后执行，速度比 VCS/ModelSim 快 10~100 倍
✔️ 与 C++ 测试平台集成✅支持 co-simulation，便于编写复杂激励和验证逻辑
✔️ 支持断言（SVA）⚠️ 有限支持部分 SystemVerilog 断言
✔️ 覆盖率收集⚠️ 有限支持 toggle coverage（信号翻转），不支持功能覆盖率
❌ 支持非合成行为代码❌不支持 #10, fork/join, wait, disable 等行为建模语句

三、是否支持时序仿真？

❌ 不支持真正的时序仿真（timing simulation）

  • Verilator 是 周期精确（cycle-accurate）但非时序精确（not timing-accurate） 的仿真器。
  • 它只模拟逻辑行为在时钟边沿的变化，不模拟门级延迟、线延迟、建立/保持时间等。
  • 所有信号更新是“立即”在时钟边沿完成的，没有时间单位（如 ns）的传播延迟。
  • 因此，它本质上是 行为级或 RTL 级的功能仿真（functional simulation），而不是门级时序仿真。

✅ 适合：RTL 功能验证、CPU 模拟、FPGA 逻辑验证
❌ 不适合：检查时序违例、SDF 反标、门级时序仿真

四、如何生成波形（VCD）？

Verilator 本身不自动输出波形，但可通过以下方式生成 .vcd 文件：

1. 在 Verilog 中添加波形控制语句

initial begin
    $dumpfile("sim.vcd");
    $dumpvars(0, top_module);  // 0 表示追踪所有层级
end

2. 编译时启用 --trace

verilator --cc --trace -f filelist.f top_module

3. 在 C++ testbench 中控制波形输出

Verilated::traceEverOn(true);
VerilatedVcdC* tfp = new VerilatedVcdC;
top->trace(tfp, 99);
tfp->open("sim.vcd");

// 在仿真循环中 dump
tfp->dump(main_time);

4. 使用工具查看波形

gtkwave sim.vcd

五、能否用于性能建模？（如 Latency、Throughput）

一句话总结：

Verilator 本身不是性能建模工具，但它生成的 cycle-accurate C++ 模型是构建高性能、高精度性能分析系统的理想基础。

如果你需要精确知道“一条指令执行花了多少个周期”、“数据从 A 到 B 延迟多少拍”，Verilator + C++ testbench 是一个强大且高效的组合。

✅ 可以，但需手动实现

Verilator 本身不提供自动性能分析功能（如自动计算 latency、pipeline stage 延迟等），但其生成的 cycle-accurate 模型非常适合构建性能模型—— 只要在测试平台（testbench）中手动实现性能统计逻辑。。

换句话说：

Verilator 提供的是一个 cycle-accurate（周期精确）的仿真引擎，你可以基于它搭建性能模型，但它不会自动输出“latency”等性能指标。

支持的性能指标（可通过 testbench 实现）：

性能指标是否支持实现方式
Latency（延迟）✅记录请求/响应时间戳，计算周期差
Throughput（吞吐率）✅统计单位时间内完成的操作数
IPC（每周期指令数）✅统计 commit 指令数 / 总周期数
Cache Miss Penalty✅标记 miss 发生到数据返回的 cycle 数
Pipeline Stage Delay✅跟踪各阶段时间戳

示例：测量操作延迟

if (in_valid && in_ready) {
    start_time = main_time;  // 打时间戳
}
if (out_valid && out_ready) {
    uint64_t latency = (main_time - start_time) / 10;  // 假设每10个main_time为1周期
    printf("Latency = %lu cycles\n", latency);
}

📌 优势：精度高（cycle-level），适合 RTL 级性能分析
📌 局限：需手动编码统计逻辑，不适合 untimed 架构探索

如 Latency 测量？

虽然 Verilator 不自动输出性能数据，但你可以通过 C++ testbench 轻松实现性能统计。

✅ 示例：测量 FIFO 的读写延迟（in cycles）

uint64_t main_time = 0;
uint64_t write_time[100];
int write_ptr = 0;
int read_ptr = 0;

while (main_time < 10000) {
    // 时钟生成
    if (main_time % 10 == 0) {
        top->clk = !top->clk;
    }

    // 在 clk 上升沿处理
    if (top->clk && (main_time % 20 == 10)) {
        top->eval();

        // 发送请求时打时间戳
        if (top->in_valid && top->in_ready) {
            write_time[write_ptr] = main_time;
            write_ptr++;
        }

        // 接收到响应时计算延迟
        if (top->out_valid && top->out_ready) {
            uint64_t latency_cycles = (main_time - write_time[read_ptr]) / 10; // 每10个main_time为1周期
            printf("Latency = %lu cycles\n", latency_cycles);
            read_ptr++;
        }
    }

    main_time++;
}

✅ 这样你就实现了：

  • 记录请求发出时间
  • 记录响应接收时间
  • 计算 latency（以时钟周期为单位）
  • 可进一步统计平均延迟、最大延迟、吞吐率等

总结

问题回答
Verilator 生成的 C++ 模型有性能建模功能吗？❌ 不自带，但 ✅ 可用于构建性能模型
能测 latency 吗？✅ 可以，以“时钟周期”为单位精确测量
能知道物理时间（ns）吗？⚠️ 可以通过 1 cycle = X ns 手动映射
适合做性能分析吗？✅ 非常适合 RTL 级的 cycle-accurate 性能分析
和 TLM 比有什么优势？更精确（cycle-level），更适合 RTL 验证与性能联合分析

六、Verilator vs VCS 对比

特性VerilatorVCS（Synopsys VCS）
类型开源、编译型商业、事件驱动仿真器
许可免费（LGPL）商业收费，需 license
仿真速度极快（C++ 编译执行）较慢（解释执行）
支持语言RTL 子集，有限 SV完整 Verilog/SystemVerilog/UVM
时序仿真❌ 不支持✅ 支持（带 SDF）
波形格式VCDVPD、FSDB、VCD（更高效）
调试能力有限（依赖 GDB + VCD）强大（DVE、Verdi 集成）
覆盖率仅 toggle coverageline, toggle, fsm, functional
DPI 支持✅（C++ 集成自然）✅（支持 SystemVerilog DPI）
适用场景快速功能验证、CPU 模拟、CI/CD工业级全流程验证（RTL → Gate → Sign-off）

与 SystemC TLM 模型的对比

特性Verilator (RTL + C++)SystemC TLT/TLM-2.0
抽象层次RTL / 寄存器传输级事务级（Transaction Level）
精度周期精确（cycle-accurate）通常是 approximate timing 或 untimed
性能建模能力强（精确到 cycle）强（可建模 bus delay, pipeline 等）
开发复杂度中等（需写 C++ testbench）较高（TLM 架构复杂）
适用场景RTL 验证 + 精确性能分析早期架构探索、SoC 建模

📌 结论：

  • 如果你有 RTL 设计，想做精确的性能分析（如 CPU 流水线延迟、cache miss penalty），Verilator 是非常好的选择。
  • 如果你在做架构级仿真（如 APU+CPU+DMA 的调度），TLM 更合适。

七、典型应用场景

场景是否适合说明
RISC-V CPU 功能验证✅ 非常适合高速仿真，支持 co-simulation
FPGA 逻辑验证✅ 适合RTL 级功能正确性检查
SoC 架构探索⚠️ 有限更推荐 TLM 模型（如 SystemC）
门级时序仿真❌ 不适合无延迟信息，不支持 SDF
UVM 验证平台❌ 不适合不支持面向对象和 UVM 框架
自动化 CI/CD 测试✅ 非常适合开源、速度快、易于集成
性能分析（latency/throughput）✅ 适合周期精确，可定制统计逻辑
场景是否支持说明
✅ 操作延迟（Latency in cycles）是可通过时间戳 + 周期计数实现
✅ 吞吐率（Throughput, ops/cycle）是统计单位时间内完成的操作数
✅ 流水线级间延迟分析是标记各 stage 时间，计算间隔
⚠️ 物理时间延迟（ns）有限需手动映射周期 → 时间（如 1 cycle = 1ns）
❌ 门级传播延迟否不支持 SDF 反标，非时序仿真
❌ 功耗建模否无功耗信息
✅ 缓存命中率、Miss Rate是在 testbench 中统计即可

✅ 建议使用场景：

  • 快速验证 CPU/RISC-V 核心
  • 开源项目 CI/CD 中的自动化测试
  • 与 C++ testbench 集成的 co-simulation

🚫 不适合场景：

  • 门级时序仿真
  • 需要完整 SystemVerilog 高级特性的验证平台（如 UVM）
  • 工业级覆盖率 closure

Verilator + 性能建模

  1. RISC-V CPU 流水线延迟分析
    • 记录指令发射时间 vs 提交时间 → 计算 IPC、stall cycles
  2. Cache 访问延迟测量
    • 标记 load 指令发出 → 数据返回时间（cycles）
  3. DMA 传输带宽测试
    • 统计单位时间内传输的数据量（MB/s）
  4. NoC（片上网络）延迟测试
    • 包发送时间 vs 接收时间 → 片上通信延迟

八、总结：一句话回答关键问题

问题回答
Verilator 是什么？开源 Verilog 到 C++ 编译器，用于高速 RTL 仿真
有什么功能？支持 RTL 子集，生成高速 C++ 模型，支持 VCD 波形
支持时序仿真吗？❌ 不支持，只做 cycle-accurate 功能仿真
如何生成波形？用 $dumpvars + --trace + C++ 调用 VerilatedVcdC
能做性能建模吗？✅ 可以，需在 testbench 中手动统计 latency、throughput 等
和 VCS 的区别？Verilator 快、免费、不支持时序；VCS 功能全、商业、支持全流程

🎯 推荐使用建议

  • ✅ **适用 Verilator **：

    • 做开源硬件项目（如 RISC-V）
    • 需要高速仿真（>100 MHz 模拟速度）
    • 想与 C++ 程序集成（如模拟器、操作系统）
    • 在 CI/CD 中自动化运行测试
    • 分析 RTL 级性能（cycle-level latency）

  • 🚫 **不适用 Verilator **：

    • 需要做门级时序仿真
    • 使用 UVM 构建复杂验证平台
    • 需要完整的 SystemVerilog 支持
    • 要求工业级调试工具（如 Verdi）

性能建模实践建议

  1. 在 testbench 中使用 high-resolution timer 或 cycle counter
  2. 为关键信号添加“事件标记”逻辑（如 valid/ready 配对）
  3. 使用 C++ 容器（如 queue、map）跟踪 in-flight 事务
  4. 输出 CSV 日志供 Python 分析（latency 分布、直方图等）
  5. 结合 VCD 波形验证性能统计逻辑是否正确

📘 结论：

Verilator 不是一个传统仿真器，而是一个“RTL 到 C++ 的编译器”。它牺牲了语言完整性和调试便利性，换取了极致的仿真速度和与软件生态的无缝集成能力，是现代开源硬件验证的利器。

如需进一步扩展，可结合 SystemC TLM 做架构级建模，用 Verilator 做 RTL 级精确验证，形成完整的软硬件协同设计与性能分析流程。

【数字IC验证快速入门】5、快速上手Linux下的文本编辑神器gvim
悟已往之不谏 知来者之可追
06-21 3162
GVIM编辑器使用
精通Verilog代码检查：Emacs Verilog mode与外部工具集成全指南
2401_85763639的博客
06-23 864
Verilog mode是一个专为Verilog语言设计的Emacs插件，它提供了语法高亮、代码补全、自动缩进等功能，极大地提升了开发效率。然而，除了这些基本功能外，Verilog mode还能与外部工具集成，实现代码检查，帮助开发者发现并修复潜在的错误。根据项目需求，你可能需要自定义代码检查的选项。例如，使用verilator的-Wno-WIDTH...通过本文的学习，你应该已经掌握了如何在Emacs Verilog mode中配置和使用外部工具进行代码检查。
verilator的工作流程
2401_87041456的博客
05-22 304
程序会在软件中“运行”你的 Verilog 电路，计算每一个信号随时间如何变化。“Verilating”（动词），也可以说代码被 “Verilated”。✅ 相当于你自己写了一个小型仿真器，专门运行你这个 Verilog 设计。文件，这些文件表示你设计的数字电路在 C++ 中的行为模型。如果你用的是 SystemC，还要加上 SystemC 的库。创建 Verilated 模型的对象（即你设计的模块）你运行上一步生成的程序，它就开始模拟你的电路。你写的 C++ 仿真 wrapper。
Centos7安装Verilator
m0_45287781的博客
08-03 1656
文章旨在记录一下Centos安装Verilator的步骤以及踩到的坑的解决办法。
​Verilator​ 的文件目录结构(腾讯元宝)
baidu_38316985的博客
07-22 727
目录/文件作用bin/存放辅助脚本和工具。examples/示例 Verilog 代码和测试用例，用于演示 Verilator 的用法。include/Verilator 的公共头文件，定义了 API 和数据结构。lib/核心库代码，按功能模块组织，实现解析、优化、代码生成等功能。src/主要源代码文件，实现仿真引擎、信号管理等核心功能。回归测试用例，用于验证 Verilator 的功能正确性。回归测试生成的可执行文件（构建生成）。回归测试的脚本和数据，用于控制测试流程。docs/
Verilator 安装和配置指南
gitblog_07923的博客
09-13 762
Verilator 安装和配置指南 1. 项目基础介绍和主要编程语言 项目基础介绍 Verilator 是一个开源的 SystemVerilog 模拟器和代码质量检查工具。它能够接受 Verilog 或 SystemVerilog 代码，并执行代码质量检查（lint）。Verilator 将这些代码编译成多线程的 C++ 或 SystemC 代码，生成可执行文件，从而实现高效的硬件设计模拟。 主要...
Verilator简介及其下载安装卸载
热门推荐
徐大康的博客
03-08 1万+
一. 简介 Verilator是一种Verilog/SystemVerilog仿真器，可用于编译代码以及代码在线检查。Verilato和rIverilog都号称是全球第四大HDL仿真器，两者都是开源免费工具，功能也类似。 更多信息可参考： Verilator官网 Verilator-Github Verilator-码云（此仓库是为了提升国内下载速度的镜像仓库，每日同步一次。 原始仓库： https://github.com/verilator/verilator 二. 下载 Verilator官方下载网
EDA开源仿真工具verilator入门3：多线程优化相关模块和方法总结和介绍
fangfanglovezhou的博客
06-15 1925
EDA开源仿真工具verilator入门3，多线程优化相关模块和方法总结和介绍，主要介绍目前的方法和逻辑以及可改进的方向。
EDA开源仿真工具verilator入门9:资料总结和最新版本安装
fangfanglovezhou的博客
02-05 1152
前面的文章已经对verilator相关功能和流程进行了较详细的介绍，由于最近版本更新较多，并且很多粉丝希望有一个更完整的总结，特别是针对最新版本，本节将基于verilator最新版本，对资料和相关内容进行总结，并介绍一下最新版本的安装。
EDA开源仿真工具verilator入门5:调试
fangfanglovezhou的博客
06-20 1540
EDA开源仿真工具verilator入门5:调试技术。
【一生一芯笔记】Verilator和NVBoard简单使用
Naruto123456__的博客
08-17 4092
最近在搞一生一芯，前期还算比较顺利，但是在仿真环境搭建这部分遇到了大问题。一是因为自己之前都是直接烧录到真实的FPGA等板卡上，很少链接这样的仿真环境，二是因为Verilator和NVBoard的资料很少，尤其是NVBoard。 在摸索了好几天后，大致摸索出来一点点门路，所以希望缓一下，整理一下，也帮大家少走一些弯路。
在linux下开发FPGA
niuiic的博客
06-15 3761
更多分享内容可访问我的个人博客 https://www.niuiic.top/ 本文介绍如何在 linux 下开发 FPGA。 编译器 由于 FPGA 的特殊性，目前只有各商用 IDE 可以胜任整个开发流程。因此，也无需去找开源替代产品。直接使用开发板厂家提供的 IDE 是最合适的。如果该厂家并没有开发 IDE，可以使用 vivado 等较为常用的 IDE。 虽然使用 IDE，但是我们只用它来进行编译、下载。仿真与编辑建议使用其他工具进行。原因为目前没有任何 FPGA IDE 可以提供良好的编辑体验，另外像
FPGA开发中实现Wishbone总线分析仪的示波器
总结起来，这个FPGA的叉骨控制示波器是一个强大的调试工具，适用于FPGA开发过程中的信号捕捉和分析。结合Wishbone总线标准、Verilog硬件描述语言以及Verilator模拟器工具，开发者可以更高效地设计和调试FPGA内部逻辑...
MATLAB GUI设计平台：多算法雷达一维恒虚警检测CFAR可视化界面，实现噪声波形与目标检测回波-检测门限波形图的可视化
07-25
内容概要：本文介绍了利用MATLAB GUI设计平台构建的一个多算法雷达一维恒虚警检测(CFAR)可视化界面。该界面允许用户选择不同的噪声类型（如高斯白噪声、瑞利噪声）、目标类型（如点目标、扩展目标），并选择多种CFAR算法（如OS-CFAR、CA-CFAR）。用户还可以手动输入关键参数，如噪声功率、目标回波功率和门限值。系统能够实时生成并显示噪声波形和目标检测的回波-检测门限波形图，帮助用户直观地评估不同算法在各种噪声条件下的表现。 适合人群：从事雷达信号处理研究的专业人士、高校师生及相关领域的科研工作者。 使用场景及目标：适用于需要对比和优化雷达系统中CFAR算法性能的研究项目，旨在提升雷达系统的检测精度和适应能力。 其他说明：通过这个可视化工具，研究人员可以更加便捷地探索不同参数配置下各CFAR算法的效果，为实际工程应用提供理论支持和技术指导。
49页PPTAI赋能制造业-250624165915.pptx
07-25
【49页PPT】AI赋能制造业_250624165915.pptx
Delphi 12.3控件之BCompare-zh-5.1.2.31185.rar
07-25
Delphi 12.3控件之BCompare-zh-5.1.2.31185.rar
MATLABSimulink中小电流系统单相接地故障仿真的建模与分析 电力系统仿真 v2.1
最新发布
07-25
利用MATLAB/Simulink构建小电流系统单相接地故障仿真模型的方法。主要探讨了三种不同的中性点接地方式（不接地、经消弧线圈接地、经小电阻接地）下，故障特征的变化情况。文中不仅提供了具体的模型搭建步骤，还展示了如何通过Simulink进行波形数据的采集与分析，如零序电流、零序电压及其五次谐波波形图的获取方法。此外，作者分享了一些实用技巧，比如正确配置Powergui模块以确保仿真精度。 适用人群：电力系统研究人员、高校师生以及从事电力工程相关工作的技术人员。 使用场景及目标：适用于需要深入理解不同类型中性点接地方式对电网稳定性影响的研究项目；也可作为教学案例帮助学生掌握电力系统故障诊断的基本原理和技术手段。 其他说明：文中涉及大量MATLAB/Simulink的具体操作细节，对于初学者来说可能具有一定难度，建议有一定编程基础后再行尝试。
基于MATLAB蚁群算法的配电网重构研究：提升供电可靠性与减少线损能力
07-25
内容概要：本文探讨了利用MATLAB中的蚁群算法进行配电网重构的方法，旨在提升供电可靠性和减少线损。文中详细介绍了蚁群算法的基本原理及其在配电网重构中的具体应用，包括蚂蚁对象的定义、转移概率的计算、节点电压约束的处理以及信息素的迭代更新。通过对IEEE33节点系统的实验验证，展示了该算法的有效性和高效性。结果显示，在相同条件下，蚁群算法相比传统遗传算法不仅速度更快，而且能显著降低线损并减少失电负荷。 适合人群：从事电力系统研究的技术人员、高校相关专业师生、对智能算法感兴趣的开发者。 使用场景及目标：适用于需要优化配电网结构的实际工程中，特别是在追求更高供电质量和更低能耗的情况下。目标是通过改进现有配电网络，达到减少停电时间和损失电量的效果。 阅读建议：对于想要深入了解蚁群算法及其在电力系统中应用的人来说，本文提供了详细的理论解释和技术实现步骤。建议读者跟随文中提供的代码片段逐步理解和实践，同时关注参数调节对最终结果的影响。
西门子SMART200PLC与昆仑通泰触摸屏在气力输送系统的集成应用及控制程序解析
07-25
西门子SMART200PLC与昆仑通泰触摸屏在气力输送系统中的集成应用。首先，文中探讨了两种不同的物料输送控制系统：一种基于西门子1200PLC和昆仑通泰触摸屏，另一种基于SMART200PLC和WINCC flexible SMARTV3SP2画面组态。两者均涉及称重仪表的模拟量采样和阀门控制，确保物料输送的稳定性和精确度。文中还提供了具体的代码示例，展示如何通过PLC编程实现对物料输送的精确控制。此外，文章强调了昆仑通泰触摸屏带来的直观操作体验以及系统中的安全措施。 适合人群：从事工业自动化领域的工程师和技术人员，尤其是对PLC编程和气力输送系统感兴趣的读者。 使用场景及目标：适用于需要深入了解PLC与触摸屏在气力输送系统中协同工作的技术人员，旨在提高物料输送效率和精度，优化生产流程。 其他说明：文中提到的具体技术和工具如WINCC flexible SMARTV3SP2、SIMATIC SMART200 PLC等，对于相关从业人员有较高的参考价值。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值