JTAG链的调试

最新推荐文章于 2025-07-25 13:26:47 发布
转载 最新推荐文章于 2025-07-25 13:26:47 发布 · 5.2k 阅读 · 6
文章标签：

#download #email #电话 #file

分享
标签： JTAG  菊花链  IDCODE  bsdl  Xilinx  分类： 专业知识 2007-06-12 13:13

昨天用公司的板子,想用JTAG访问下其中的FPGA。因为公司做的板子，是ARM与FPGA形成的菊花链，结果到了ISE中就读成这样：

虽然这样是意料之中的，但想要program FPGA，总会报错：

ERROR:iMPACT:477 - The bsdl for device 'UNKNOWN' is out of date. Please check your installation.
ERROR:iMPACT:583 - '2': The idcode read from the device does not match the idcode in the bsdl File.
INFO:iMPACT:1578 - '2':  Device IDCODE :        00000001011100100101001101000001
INFO:iMPACT:1579 - '2': Expected IDCODE:    00000001010001000000000010010011
ERROR:iMPACT:477 - The bsdl for device 'UNKNOWN' is out of date. Please check your installation.

以前也碰到过IDCODE的错误，但那好象是因为JTAG下载线出问题了。这次，下载线应该没问题。所以，自然就想到，会不会是因为中间串了一个ARM，ISE不认识导致错误呢。在网上搜了下，没有啥相关的文章，于是干脆就email给了Xilinx的技术支持。

今天早上接到了Xilinx的电话。Engineer说，是因为ISE不识别ARM，无法确定UNKNOWN芯片的JTAG寄存器是几位的，因此无法正确的BYPASS。解决方法很简单，就是从相关网站上download那个芯片的bsdl，然后assign new configure file进去就可以了。这样ISE就可以跳过UNKNOWN芯片的JTAG，访问FPGA了。

尝试一下，果然如此。成功解决。呵呵。

BTW，要表扬下Xilinx的技术支持，几次找他们，反应都很迅速，态度也不错。呵呵，赞一个。

ISE中iMPACT无法下载烧写bit文件问题的解决方法
xiangxin20的博客
08-01 4487
INFO:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File. INFO:iMPACT:1578-'1':Device IDCODE: 00000000000000000000000000000010 INFO:iMPACT:1579 - '1': Expected IDCODE: 00000100000000000001000010010011
EDACN 论坛Xilinx 版帖子汇总
驿站
04-21 3665
1、问：xilinx 下载错误，请高手指点，谢谢 ERROR:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File. INFO:iMPACT:629-'1': Device IDCODE : 00000001000000000000000000000011 INFO:...
深入了解JTAG接口及其工作原理
weixin_42576410的博客
07-25 811
JTAG，即联合测试工作组（Joint Test Action Group），最初是为了解决PCB板级测试复杂性而设计的一种标准接口。其核心功能是提供一种低成本、高效率的测试方案，尤其适用于具有大量引脚的集成电路（IC）。JTAG接口通过五条基本信号线实现对内部芯片的测试和调试，这五条信号线包括：TCK（测试时钟输入）、TMS（测试模式选择）、TDI（测试数据输入）、TDO（测试数据输出）以及一个可选的RTCK（返回测试时钟）信号。JTAG接口利用这些信号线实现对设备内部结构的边界扫描测试。
FPGA ISE PROMs下载程序问题
u011731418的博客
03-08 3083
问题：iMPACT边界扫描出一个unknown device。ERROR:iMPACT - Bsdl reader is not available for device 2.问题描述： 应用ISE 给FPGA的外界PROMS下载过程中，通过iMPACT边界扫描设备。结果扫描结果是一个FPGA（xc6slx9）和一个unknown device（说明：硬件资源：FPGA，是Xilinx的xc6sl...
IAR软件调试jtag菊花链路的设置
星旭的博客
11-23 818
JTAG菊花链连接的多器件仿真
07-04
JTAG菊花链连接的多器件仿真
Jtag菊花链设计，链上芯片数量限制的原理和计算方法
10-18
菊花链（Daisy Chain）是JTAG接口的一种常见连接方式，通过这种方式，多个FPGA、CPLD（Complex Programmable Logic Device）或PROM（Programmable Read-Only Memory）可以串联在一个单一的JTAG口下，从而节省PCB...
菊花链 JTAG STM32
07-04
菊花链（Daisy Chain）是一种常见的多设备串联方式，在电子工程领域被广泛应用于多个器件的连接，尤其在JTAG（Joint Test Action Group）调试过程中。JTAG标准允许通过特定的接口访问并控制芯片内部的测试访问端口...
ARM-JTAG-调试原理
01-17
【ARM-JTAG-调试原理】深入解析 ARM架构在嵌入式系统中广泛使用，而JTAG（Joint Test Action Group）调试技术则是针对这类处理器进行故障排查和开发调试的重要手段。本文将详细介绍ARM JTAG调试的基本原理，涵盖TAP...
JTAG、边界扫描、双核处理器JTAG处理及JTAG菊花链电路设计
weixin_46154042的博客
12-22 3303
JTAG、边界扫描、双核处理器JTAG处理及JTAG菊花链电路设计
fpga的jtag接口扫不到器件_JTAG和JTAG链，JTAG边界扫描
weixin_39788969的博客
12-19 2447
1、JTAGJTAG(Joint Test Action Group；联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。具有JTAG口的芯片都有如下JTAG引脚定义：TCK——测试时钟输入；...
arm 配置JTAGflash id does not match错误的解决方案
04-21
arm 配置JTAG烧写时出现flash id does not match错误情况的解决方案
JTAG基础知识
weixin_30488313的博客
08-30 1035
前言 本知识翻译收集来自http://www.fpga4fun.com，版权归原网站所有。 1.什么是JTAG：Joint Test Action Group；联合测试工作组 JTAG是一种IEEE标准用来解决板级问题，开发于上个世纪80年代。今天JTAG被用来烧录、debug、探查端口。当然，最原始的使用是边界测试。 边界测试： 举个栗子你有两个芯片，这两个芯片之间连接了很多很多的线，...
Can't configure device. Expected JTAG ID code问题总结
zhangyanquen的技术专栏
10-27 1万+
1：JTAG 下载不稳定<br />（1）用 ByteBlasterMV [LPT1]下载线下载*.sof文件时，下载到87%就会出现下面的问题：<br />       Error: Can't configure device. Expected JTAG ID code 0x020940DD for device 1, but    found JTAG ID code 0xFFFFFFFF.<br />但是用Auto detect还能检测到JTAG，继续下载又会重复上面的错误，<br />（2）有时
JTAG访问xilinx FPGA的IDCODE
qq_32134427的博客
04-23 1165
之前调试过xilinx的XVC（Xilinx virtual cable），突然看到有人搞wifi-JTAG（感兴趣可以参考https://github.com/kholia/xvc-esp8266），也挺有趣的。先从简单的开始搞起，识别器件，也就是获取IDCODE（目前已经实现：自己写代码也可以，利用Debug Bridge IP也可以，目前这两种做法亲测都可以）。如果想了解JTAG的时序方面的，直接去看手册即可，没什么特殊的（但是不同类型的器件可能会有所不同）。这张图是ila抓到的波形。
ARM JTAG调试常见问题（供新手学习参考）
weixin_34128534的博客
09-18 556
这篇文章总结了刚接触ARM的网友们的常见问题，希望对快速掌握ARM调试有帮助。 1、检测不到目标系统 调试前，请把目标板连接好，然后用调试软件检测目标系统。如果检测不到目标系统，请做以下的检查。 A - 有些芯片是可以加密的，加密后JTAG接口就自动被禁用掉了； B - 确定你的连接是正确的； C - 确定...
JTAG接口指令集
博文视点（北京）官方博客
03-03 6249
 JTAG接口指令集  JTAG接口指令集包含以下常用指令：EXTEST指令    外部测试指令，必须全为0，TAP强制定义。该指令初始化外部电路测试，主要用于板级互连以及片外电路测试。EXTEST指令在Shift-DR状态时将扫描寄存器BSR寄存器连接到TDI与TDO之间。在Capture-DR状态时，EXTEST指令将输入管脚的状态在TCK的上升沿装入BSR中。EXTEST指令从不使用
关于JTAG口，你了解多少，今日说“法”：是谁动了我的JTAG口？带你了解JTAG口
02-07 1250
今日说“法”：是谁动了我的JTAG口？ 欢迎大侠来到FPGA技术江湖新栏目今日说“法”，当然，在这里我们肯定不是去研究讨论法律法规知识，那我们讨论什么呢，在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等，欢迎大家一起学习交流，有好的灵感以及文章随笔，欢迎投稿，投稿请标明笔名以及相关文章，投稿接收邮箱：1033788863@qq.com。今天带来的是“是谁动了我的JTAG口？”，话不多说，上货。 在FPGA研发及学习过程中，有一个关键步骤就是下板实现，做硬件“硬现”很重要，一般来说用JTAG口比
一文看懂JTAG基本知识
热门推荐
weixin_54608520的博客
04-10 4万+
在此指令下，每个芯片的DR寄存器会延时一个时钟周期，那么我们发送一个数据后，检查延时多少周期收到数据，即可知道JTAG链上芯片的数量。JTAG可以控制芯片的每个引脚，图3中，我们可以通过JTAG使得所有的CPU引脚发送数据，而所有的FPGA引脚接收数据，然后根据FPGA中是否收到准确的数据来判断所有的芯片连接是否正常。每个IR寄存器都有一定的长度，我们假设CPU的IR寄存器是5位，FPGA的寄存器是10位，那么通过TDI和TDO的信号线连接方式，CPU和FPGA的IR寄存器其实是串联的，如图10所示。
什么是JTAG链
最新发布
09-03
<think> 首先，用户的问题是关于“JTAG链的定义”。我需要参考提供的站内引用内容来回答这个问题。系统指令要求：所有行内数学表达式使用$...$格式，独立公式使用$$...$$格式，但这里涉及的是JTAG技术定义，可能不需要数学表达式。所以，我专注于文本回答。 关键点：用户询问“JTAG链的定义”。从引用中，我可以提取相关信息： - 引用[1]提到：“JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。” [^1] - 引用[3]提到JTAG接口的工作原理，但没有直接定义JTAG链。 - 引用[4]间接涉及控制多个IC。 - 引用[5]讨论引脚定义，提到了JTAG链的可能性。 主要定义来自引用[1]：JTAG链是多个器件通过JTAG接口串联连接，形成一个链，以便分别测试每个器件。 我的回答结构： 1. **结构化清晰**：帮助用户逐步理解。 2. **使用中文**：系统要求用中文回答。 3. **引用标识**：在引用的段落末尾自然地添加引用标识，例如[^1]。我需要确保引用准确。 4. **相关内容**：基于引用，解释JTAG链的定义、工作原理和优点。 5. **生成相关问题**：在回答结束时，生成相关的问题，以鼓励进一步学习。 回答大纲： - 开头：直接回答JTAG链的定义。 - 主体：解释如何工作、为什么使用它、优点等，基于引用。 - 结尾：生成相关问题。 生成相关问题： - 系统指令说：“生成相关问题”，我应该基于回答生成2-3个相关问题。 - 例如：JTAG链的实现方式？JTAG链的应用场景？优化JTAG链的方法？ 确保回答真实可靠：只基于提供的引用内容。 完整回答结构： 1. 引言：定义JTAG链。 2. 详细解释：工作方式、组件、好处。 3. 引用：自然地添加引用标识。 4. 相关问题：结束部分。 现在，组织内容： - JTAG链定义：多个JTAG兼容器件通过接口串联连接，形成一个链，允许通过单一JTAG端口访问和测试每个器件。[^1] - 工作方式：引用[3]提到TAP端口和扫描链，扫描单元对应外部管脚，扫描寄存器连在一起形成扫描链。[^3] - 好处：提高测试效率，减少引脚数量，支持在线编程等。 - 标准引脚：引用[5]提到TMS、TCK、TDI、TDO等。[^5] 相关问题： 1. JTAG链如何配置和控制？ 2. JTAG链在系统测试中的具体应用有哪些？ 3. 如何优化JTAG链以提高测试速度？ 最后，确保回答用中文。 </think> ### JTAG链的定义 JTAG链（JTAG Chain）是一种通过JTAG接口将多个支持JTAG协议的器件（如处理器、FPGA、DSP等）串联连接的结构。它允许开发人员通过单一JTAG端口访问链上的所有器件，实现高效的测试、调试或编程操作。[^1] JTAG链的核心目的是简化和加速多器件系统的检测过程，例如在电路板上测试连接性或执行在线编程（ISP）。[^3] #### JTAG链的工作原理 1. **串联连接方式**：多个器件通过JTAG标准引脚（如TDI、TDO、TMS和TCK）依次连接。具体来说： - 第一个器件的TDO引脚连接到下一个器件的TDI引脚。 - TCK（时钟信号）和TMS（模式选择信号）并行连接到所有器件。 - 数据通过TDI（数据输入）串行进入链中的第一个器件，处理后再通过TDO（数据输出）传递给下一个器件，形成一条“扫描链”。[^1][^3] 2. **基于扫描链的测试**：每个器件的内部扫描寄存器（Boundary Scan Register, BSR）单元对应于外部管脚。这些BSR单元串联在一起，形成一个全局扫描链。当PC通过JTAG调试器发送指令时，数据沿着扫描链传输，允许开发人员读取或写入各个器件的状态。[^3][^5] 3. **控制机制**：链上的所有器件共享同一个TAP（Test Access Port）控制器。通过TMS信号选择操作模式（如测试或编程），开发人员可以分别控制每个器件，而不必单独连接每个IC引脚。[^1][^4] #### JTAG链的优点 - **高效测试**：在电路板测试中，JTAG链能一次性检测多个器件的连接性和功能，避免传统点对点测试的繁琐，提高故障诊断效率。[^1][^4] - **简化设计**：减少外部测试引脚数量，降低硬件复杂度。例如，一个JTAG链只需4线（TMS、TCK、TDI、TDO）即可控制数十个器件。[^5] - **灵活编程**：支持在线编程（ISP），开发者可以在器件焊接后直接更新固件（如Flash芯片），加速生产流程。[^1] - **扩展性强**：链的长度可自由调整，支持添加或移除器件，适用于复杂嵌入式系统。[^3] 总之，JTAG链是JTAG协议的核心应用，它通过串联扫描寄存器实现对多器件的并行访问，广泛应用于电子制造和开发中。[^1][^3]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值