Multi-bit的实现方法和应用 （下）

原创 已于 2024-02-03 17:09:07 修改 · 2.5k 阅读 · 40 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#MBFF #流程

于 2024-02-03 16:57:57 首次发布
本文详细介绍了in-placeMBFF封装在DCT流程中的应用，对比了与in-compile方法的区别，强调了物理布局敏感性，并给出了SYN和APR流程的整合示例。针对APR阶段的MBFF封装，展示了不同工具如ICC和Invs的实现方式，以及推荐的SYN-APRMBFFflow用于有效利用MBFF提升设计性能。

书接上回，Multi-bit的实现方法和应用 （上），闲言少叙，ICer GO！

image-20240203155601428

In-place MBFF实现

相较于仅基于逻辑连接的MBFF封装，如果考虑到布局的实际情况，那么就有physical aware的in-place的MBFF封装实现，这种思路可以应用在常见的DCT/DCG/genus_PLE 等综合流程。
和in-compilre相比，这种in-place的MBFF封装，最大的优势，就是physical aware。譬如如下示意图：

image-20240203160052620

可见，工具将距离较近的SBFF封装成了MBFF，简单而言，工具的在封装MBFF时候会更为谨慎（严苛），相应的MBFF的封装比率也自然会下降。

这里以DCT为例，它提供了一种in-place的MBFF实现方式：一种基于综合结果的MBFF封装方法。具体实现方法如下

set_multibit_options -mode none
compile_ultra -gate_clock -scan -spg
identify_register_banks
source MBFF_SCR
compile_ultra -gate_clock -scan -incremental -spg

和In-compile相比，这里需要注意两个地方

  • 在compile命令中，跳过MBFF封装步骤
  • 使用spg模式运行compile命令
  • 基于综合结果使用命令identify_register_banks，完成MBFF的in-place体交换。效果见下图：
    image-20240203160909456
    PS：封装后的MBFF的坐标，是在原始SBFF的中间位置
  • MBFF优化后，需要使用compile -incremental进行进一步增量优化，来平抑MBFF带来的QoR影响

这种in-place的MBFF替换有下列好处

  • 基于实际物理布局的情形进行MBFF有效替换：
    • 相较常规的MBFF有了物理布局影响的考量，可以有针对性地进行MBFF封装，这个对于最终的物理实现有很好的帮助
    • 传统的in-compilre的MBFF封装，先做封装，在做优化，这样很有可能导致优化受限
  • 可选择的基于WNS的封装方式，可以有效控制MBFF封装对WNS的影响

综上可以看出，如果是使用了in-place方式进行MBFF优化，那么这个布局的结果，一定是要传递给后端版图工具，所以需要SYN和APR联动起来，S家的流程如下：

# SYN flow:
dc_shell> set hdlin_infer_multibit never\|default_none
dc_shell> compile_ultra -gate_clock
最低0.47元/天 解锁文章
Multi-bit的实现方法和应用 （上）
i_chip_backend的博客
01-20 5343
MBFF的实现方法和策略
芯片设计里的Multi-Bit FF探究
i_chip_backend的博客
05-25 1万+
使用Multi-Bit来提高设计的极限
一文看懂multi-bit cell
u011075954的专栏
08-14 3831
比如，2bit single-bit DFF本来被place在不同位置，若合同为2bit的multi-bit DFF后，routing连线可能反而更长，增加了路径延迟，工具会采用buffering、sizing的优化方式优化时序，若依然不能满足timing，那么multi-bit cell不如拆分成single-bit cell，因为single-bit cell可以更方便resize、move。再分享个例子，比如，Cortex-A72低功耗设计，这个switch cell是双开关吗？
低功耗——Multibit
weixin_50437242的博客
02-05 1802
bank 之后的cell area较大不利于leaglize，对opt timing也有不利影响，所以一般会在优化timing 的时候（timing driven true） 会进行多次的banking 和debanking，最终达到一个最有PPR。2，减小total clock tree net length，sinks减少了，clock tree length自然就减少了，clock net cap减小。1，优化面积，共用一些管子，在晶体管级优化layout 的面积。之前整理的multibit文章 （
Innovus 对multibit 的支持
diedai7174的博客
08-25 1754
如果在综合阶段没有做multibit merge, 或综合阶段由于缺失物理信息multibit cell merge 不合理，那就需要PR 工具做multibit merge 或split. Innovus 支持multibit 的merge 及split, 在setOptMode 中由如下两个option 控制： -multiBitFlopOpt { f...
低功耗设计基础——Multi-Bit cell
qq_36480087的博客
12-26 3317
转载来源： 低功耗设计基础：Multi-Bit Cell完全解析 Multi-bit cells作为一种控制功耗的手段已经广泛应用于大量的芯片设计中，各种EDA工具中也提供了广泛而完善的支持。今天我们将对这种cell的基本构造和原理开始，带大家一起认识一下multi-bit cell。 首先，顾名思义，所谓multi-bit cell，就是同一个cell中包含多个逻辑位，也可以理解成把多个完全相同的cell合并在一个cell里。以DFF为例，single bit 和multi bit的逻辑关系一般如下（.
IC设计中的DC综合学习记录——模板记录
u011974971的博客
03-13 6462
DC综合的学习记录——模板记录
DFTug - Architecture Your Test Design
ciscomonkey的博客
03-23 2855
文章目录如何指定Scan Chain Length使用set_scan_path来订制scan chainMultiple Clock Domains 如下图所示，分清楚三个概念： scan link scan element scan segment 注意下面的latch，也是scan link的一部分，而scan segment包含了scan element。 如何指定Scan Chain Length set_scan_configuration -max_length 7 假设有29个FF，那
Analytical Clustering Score with Application to Post-Placement Multi-Bit Flip-Flop Merging
02-10
本文探讨了一种分析聚类分数（Analytical Clustering Score）的应用，这项技术特别应用于后放置多比特触发器（Multi-Bit Flip-Flop, MBFF）合并。聚类分析是电路设计中的一种重要技术，它通常通过离散优化来实现，...
Multi-bit Cell应用？
m0_61003348的博客
02-16 1726
在数字信号处理器（DSP）等需要高性能和低功耗的应用中，Multi-bit Cell 的应用可以有效地优化功耗和性能。当design中的multi-bit DFF数量占据绝大多数的时候，相对于single-bit design来说，整体的DFF standard cell数量减少，且DFF的摆放一般比较集中，这就会减少很多绕线，进而优化了时钟网络的绕线寄生RC。引入multi-bit cell的design中，同样的buffer可以驱动更多bit的DFF，buffer数量减少，进一步降低时钟树上的功耗。
ICC II 2 placement
热门推荐
旺旺家族的传说
11-17 1万+
整个笔记比较长 建议搜索食用 placement的关键步骤 #mermaid-svg-fKPcKZjJunA9HX97 .label{font-family:'trebuchet ms', verdana, arial;font-family:var(--mermaid-font-family);fill:#333;color:#333}#mermaid-svg-fKPcKZjJunA9HX97 .label text{fill:#333}#mermaid-svg-fKPcKZjJunA9HX97 .n.
数字后端设计实现 | 数字后端PR工具Innovus中如何创建不同高度的row？
weixin_37584728的博客
01-05 2434
数字IC后端设计实现之innovus中如何创建不同高度的row?
景芯2.5GHz A72训练营dummy添加(一）
u011075954的专栏
04-08 4411
比如，金属密度不一致会导致高低不平，机械研磨（平坦化）的时候，密度过大的地方会把不想磨掉的磨掉，密度小的地方想磨掉的又磨不掉，PO和OD也会有密度要求，制程越小密度问题越明显。另外，添加dummy后，在化学蚀刻时，可以使得金属腐蚀得更均匀，保护走线不被过度腐蚀而断掉。时钟树是以平衡为目的，假设对一个root和sink设置了400ps的latency值，那么对另外的sink而言，就算没有给定latency值，CTS为了得到较小的skew，也会将另外的sink做成400ps的latency。
Synopsys 逻辑综合之 MultiBit Flip-Flop 与 ICG
Serven的博客
07-10 3651
本文介绍了Multi-Bit Flip-Flop（多比特寄存器）的概念及其在芯片设计中的优势。与传统1-bit寄存器相比，Multi-Bit FF通过合并多个相同控制信号的寄存器，实现共享时钟引脚、降低功耗（减少20%-40%时钟功耗）、节省芯片面积（约15%-30%）和优化布局。文章详细说明了在Synopsys Design Compiler中如何启用Multi-Bit FF功能，并强调其与时钟门控(ICG)技术的协同优化效果。通过实际案例展示了16位寄存器合并为1个Multi-Bit FF的过程，证明该
“擦屁股”也是个技术活——Optmize（一）
Tao_ZT的博客
04-11 2584
上次介绍完了placement的各个内容，那接下来，轮到介绍place_opt的另一个大步骤了——Optmize（优化）。 同样地，它也是一个超级命令，内容也是很复杂。我...
YOLOv11与YOLOv8详细对比分析：mAP、Speed、Params、FLOPs
阿旭的博客
10-14 9429
YOLOv11与YOLOv8详细对比分析：mAP、Speed、Params、FLOPs
dc_shell (四)
最新发布
wioooooo的博客
08-15 799
为获得最佳效果，请将每个Verilog的always块或VHDL进程限制为单一类型的寄存器推断：锁存器、带异步置位或复位的锁存器、触发器、带异步置位或复位的触发器，或者带同步置位或复位的触发器。如果某个模块同时推断出上升沿触发和下降沿触发的触发器，而目标逻辑库中不包含下降沿触发的触发器，那么设计编译器会在时钟树中为下降沿时钟生成一个反相器。如果将块设置得太小，可能会形成人为的边界，从而限制有效的优化过程。人为划分的不合理的边界，会影响工具的优化：图3-4没有人为划分的边界，工具有更佳的灵活性。
硬件钱包linux安装,Multibit HD钱包安装使用教程
weixin_39954569的博客
05-14 917
原标题：Multibit HD钱包安装使用教程Multibit是bitcoin.org上面推荐的一个桌面钱包，2016年6月被硬件钱包厂商keepkey收购。目前推出的客户端是HD客户端，可以搭配硬件钱包使用。小小的科普一下：分层确定性(Hierarchical Deterministic)钱包的缩写 HD Wallets。 “分层确定性”指使用用一个随机数(Random Number)来生成主私...
setOptMode -holdTargetSlack与-holdSlackFixingThreshod
m0_61544122的博客
06-13 720
holdTargetSlack与-holdSlackFixingThreshod这两个option都是针对hold slack的，前者限制slack的目标，默认是0，也就是说工具尽可能会收敛时序，后者默认是-10000，意思是violation大于这个10000都不去修，用户可以自行限制这个阈值，让工具不去修一些violation比较大的path。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
DC hdlin_infer_multibit default_all
03-15
<think>好的，我需要处理用户关于Design Compiler中hdlin_infer_multibit参数的默认配置问题。首先，我应该回顾用户提供的引用内容，特别是引用[1]和[3]，其中提到了hdlin_infer_multibit的不同设置。 根据引用[1]，hdlin_infer_multibit有三种可能的取值：never、default_none和default_all。其中default_none是DC的默认值，它会根据RTL中的指令（如infer_multibit或dont_infer_multibit）来决定是否识别多比特寄存器。而default_all则是DC自动判断设计中的多比特情况，除非有明确的指令覆盖。用户可能需要了解这些默认值以及它们对综合的影响。 接下来，我需要确认这些信息是否在其他引用中被提及。引用[3]提到在综合策略中调整multibit reg的merge方法，这可能与hdlin_infer_multibit的设置相关，但具体细节可能不在其中。因此，主要信息还是来自引用[1]。 用户的问题是关于默认配置的，所以需要明确说明default_none是默认值，并解释每个选项的作用。同时，可能需要给出设置这些参数的命令示例，例如使用set_app_var。此外，引用[1]还推荐使用default_none，因为依赖设计者的指令更可靠，而default_all虽然灵活但可能不如前者优化。 最后，应生成相关问题，帮助用户进一步理解参数的应用场景、如何覆盖默认设置以及与多比特寄存器相关的其他命令。需要确保回答结构清晰，引用正确，并符合用户的中文要求。</think>关于Design Compiler（DC）中`hdlin_infer_multibit`参数的默认配置设置，以下是关键信息总结： ### 默认配置解析 1. **参数作用** `hdlin_infer_multibit`用于控制RTL阶段对多比特寄存器（multi-bit registers）的识别与封装策略，直接影响综合工具对硬件结构的推断方式[^3]。 2. **默认值** - **default_none**（DC默认配置） 仅在RTL代码中显式标注`infer_multibit`或`dont_infer_multibit`指令时，才会根据设计者意图进行多比特寄存器识别[^1]。 *命令示例*： ```tcl set_app_var hdlin_infer_multibit default_none ``` 3. **其他可选模式** - **never** 完全禁止多比特寄存器识别，可能导致面积和时序优化不足（不推荐）[^1]。 - **default_all** 综合工具主动分析设计，自动推断多比特寄存器（除非被`dont_infer_multibit`指令覆盖）。此模式灵活性高但需验证兼容性。 ### 推荐实践 - **优先级策略**：建议保留默认`default_none`，通过RTL注释`// infer_multibit`或`// dont_infer_multibit`显式控制多比特行为，减少工具误判风险[^3]。 - **验证方法**：综合后可通过`report_infer_multibit`命令检查推断结果，结合时序报告（`report_timing`）验证优化效果。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值