芯片设计里的Multi-Bit FF探究

最新推荐文章于 2025-09-19 15:49:53 发布
原创 最新推荐文章于 2025-09-19 15:49:53 发布 · 1w 阅读 · 127 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#硬件工程 #单片机 #fpga开发

本文探讨了现代芯片设计中多位宽寄存器(Multi-Bit FF)的原理与应用流程，对比了多位宽与单比特寄存器在面积、功耗方面的优势，并详细介绍了在综合与布局布线阶段实现Multi-Bit FF的技术细节。

在现代的芯片设计里边，工程师在优化功耗和面积上无所不有其极，这里讨论的multi-bit FF 就是其中的一种方法或者称之为一种流程。
在这里插入图片描述

MBIT FF vs signle bit FF

Multi-bit故名思意就是将通常单bit的FF，封装为一个多bit的FF，下面一起来看一下他们之间的异同：

  • 单bit的asyn-clear scan-FF

在这里插入图片描述

针对这种单bit的asyn-clear scan-FF，vendor提供了几种多bit的asyn-clear scan-FF，

  • multi-bit2 asyn-clear scan-FF
    在这里插入图片描述

  • multi-bit4 asyn-clear scan-FF
    在这里插入图片描述

  • multi-bit6 asyn-clear scan-FF在这里插入图片描述

  • multi-bit8 asyn-clear scan-FF在这里插入图片描述

从cell的原理图上看，multi-bit和signle-bit的区别很小，可以简单理解为将多个signle-bit的FF并排放到了一起，对于scan chain，也天然的安装顺序连接到一起，简单总结如下

部件 single-bit multi-bit
clock 连接到signle-bit的CP pin 连接到multi-bit 独一的CP pin：多个bit的FF的clock 共享相同的driver
data 连接到signle-bit的data pin 连接到multi-bit 各个bit的data pin：每个bit的FF的data bit 相互独立
clear/reset 连接到signle-bit的clear/reset pin 连接到multi-bit 独一的clear/reset pin：多个bit的FF的clear/reset 共享相同的 driver
output 连接到signle-bit的Q pin 连接到multi-bit 各个bit的Q pin：每个bit的F
最低0.47元/天 解锁文章
Multi-bit的实现方法和应用 （下）
i_chip_backend的博客
02-03 2564
深刻MBFF对于后端设计实现的影响，选择合适的流程，助力芯片PPA提升
Multi-bit的实现方法和应用 （上）
i_chip_backend的博客
01-20 5344
MBFF的实现方法和策略
低功耗设计基础——Multi-Bit cell
qq_36480087的博客
12-26 3317
转载来源： 低功耗设计基础：Multi-Bit Cell完全解析 Multi-bit cells作为一种控制功耗的手段已经广泛应用于大量的芯片设计中，各种EDA工具中也提供了广泛而完善的支持。今天我们将对这种cell的基本构造和原理开始，带大家一起认识一下multi-bit cell。 首先，顾名思义，所谓multi-bit cell，就是同一个cell中包含多个逻辑位，也可以理解成把多个完全相同的cell合并在一个cell里。以DFF为例，single bit 和multi bit的逻辑关系一般如下（.
芯片验证之formal验证的简单理解
最新发布
fengtianfu138的博客
09-19 305
formal验证
低功耗——Multibit
weixin_50437242的博客
02-05 1802
bank 之后的cell area较大不利于leaglize，对opt timing也有不利影响，所以一般会在优化timing 的时候（timing driven true） 会进行多次的banking 和debanking，最终达到一个最有PPR。2，减小total clock tree net length，sinks减少了，clock tree length自然就减少了，clock net cap减小。1，优化面积，共用一些管子，在晶体管级优化layout 的面积。之前整理的multibit文章 （
DC学习-第三章
zymwzgl的博客
09-24 1634
设计(也就是设计描述)存放在设计文件中。所有的设计文件名字不能重复，如果设计是层次化的，也就是每一个子设计都会引用个设计文件，那么这个设计文件的名字也必须是唯一的。注意，不同的设计文件可以包含相同名字的子设计。 本章包含以下部分：  管理设计数据  为综合建立分区  适合综合的HDL代码编写 管理设计数据 使用系统的组织方法来管理设计数据。设计数据控制和数据组织是管理设计数据的两条个基本组成...
HDU4570:Multi-bit Trie(区间DP)
ACM！荣耀之路！
08-01 2805
Problem Description 　　IP lookup is one of the key functions of routers for packets forwarding and classifying. Generally, IP lookup can be simplified as a Longest Prefix Matching (LPM) problem. That'
Synopsys 逻辑综合之 MultiBit Flip-Flop 与 ICG
Serven的博客
07-10 3653
本文介绍了Multi-Bit Flip-Flop（多比特寄存器）的概念及其在芯片设计中的优势。与传统1-bit寄存器相比，Multi-Bit FF通过合并多个相同控制信号的寄存器，实现共享时钟引脚、降低功耗（减少20%-40%时钟功耗）、节省芯片面积（约15%-30%）和优化布局。文章详细说明了在Synopsys Design Compiler中如何启用Multi-Bit FF功能，并强调其与时钟门控(ICG)技术的协同优化效果。通过实际案例展示了16位寄存器合并为1个Multi-Bit FF的过程，证明该
【转载】工艺角（Process Corner）PVT(Precess Voltage Temperature)工艺误差
热门推荐
Weixin20210210
01-15 2万+
转：http://blog.sina.com.cn/s/blog_5b07397f01011c4d.html 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs参数变化很大。为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内，大体上，他们以报废超出这个性能范围的芯片的措施来严格控制预期的参数变化。 detail 通常提供给设计师的性能范围只适...
固件升级后DAC异常？ESP-IDF版本迁移中的6大兼容性风险预警（必看）
![DAC异常]...# 1. 固件升级后DAC异常？从现象到本质的深度剖析 在ESP-IDF固件升级过程中，部分开发者反馈DAC输出出现波动、偏移甚至无信号等异常现象。此类问题往往并非硬件故障，而是版本迁移中驱动行为
利用GDB+OpenOCD进行ARM Cortex-M底层调试实战（从连接失败到断点命中的全过程）
![利用GDB+OpenOCD进行ARM Cortex-...# 1. ARM Cortex-M调试环境搭建与GDB+OpenOCD基础 在嵌入式开发中，构建稳定可靠的调试环境是深入理解ARM Cortex-M内核行为的前提。本章将从零开始搭建基于GDB与OpenOCD的开源调试
Multibit Register Synthesis and Physical Implementation Application Note.pdf
12-20
Multibit Register Synthesis and Physical Implementation Application Note.pdf
multi-bit reg unmatch
funstudy1022的博客
10-07 330
解决：目前测试，前一步综合出gtech网表的阶段将dc设置禁用mbb可以解决(set_app_var hdlin_infer_multibit default_none)问题：使用前一次综合出的gtech网表再跑综合 formalty会有多比特的reg unmatch问题，fm报svf reject。
一文看懂multi-bit cell
u011075954的专栏
08-14 3836
比如，2bit single-bit DFF本来被place在不同位置，若合同为2bit的multi-bit DFF后，routing连线可能反而更长，增加了路径延迟，工具会采用buffering、sizing的优化方式优化时序，若依然不能满足timing，那么multi-bit cell不如拆分成single-bit cell，因为single-bit cell可以更方便resize、move。再分享个例子，比如，Cortex-A72低功耗设计，这个switch cell是双开关吗？
Multi-bit Cell应用？
m0_61003348的博客
02-16 1726
在数字信号处理器（DSP）等需要高性能和低功耗的应用中，Multi-bit Cell 的应用可以有效地优化功耗和性能。当design中的multi-bit DFF数量占据绝大多数的时候，相对于single-bit design来说，整体的DFF standard cell数量减少，且DFF的摆放一般比较集中，这就会减少很多绕线，进而优化了时钟网络的绕线寄生RC。引入multi-bit cell的design中，同样的buffer可以驱动更多bit的DFF，buffer数量减少，进一步降低时钟树上的功耗。
Innovus 对multibit 的支持
diedai7174的博客
08-25 1754
如果在综合阶段没有做multibit merge, 或综合阶段由于缺失物理信息multibit cell merge 不合理，那就需要PR 工具做multibit merge 或split. Innovus 支持multibit 的merge 及split, 在setOptMode 中由如下两个option 控制： -multiBitFlopOpt { f...
IC设计中的DC综合学习记录——模板记录
u011974971的博客
03-13 6462
DC综合的学习记录——模板记录
ICC II 2 placement
旺旺家族的传说
11-17 1万+
整个笔记比较长 建议搜索食用 placement的关键步骤 #mermaid-svg-fKPcKZjJunA9HX97 .label{font-family:'trebuchet ms', verdana, arial;font-family:var(--mermaid-font-family);fill:#333;color:#333}#mermaid-svg-fKPcKZjJunA9HX97 .label text{fill:#333}#mermaid-svg-fKPcKZjJunA9HX97 .n.
DFTug - Architecture Your Test Design
ciscomonkey的博客
03-23 2857
文章目录如何指定Scan Chain Length使用set_scan_path来订制scan chainMultiple Clock Domains 如下图所示，分清楚三个概念： scan link scan element scan segment 注意下面的latch，也是scan link的一部分，而scan segment包含了scan element。 如何指定Scan Chain Length set_scan_configuration -max_length 7 假设有29个FF，那
深入探索MosChip PCI Multi-IO控制器
标题、描述和标签均相同，指向了同一项内容：“moschip pci multi-io controller”，也就是MosChip PCI Multi-IO 控制器。这个名字通常是指由MosChip半导体公司研发的一系列多功能的PCI（Peripheral Component ...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值