2017/09/25 关于cache和axi的一些想法

最新推荐文章于 2025-10-28 23:45:00 发布

原创最新推荐文章于 2025-10-28 23:45:00 发布 · 3.6k 阅读

6 ·

CC 4.0 BY-SA版权

计算机体系结构专栏收录该内容

52 篇文章

订阅专栏

本文详细探讨了E知网QoS中的优先级设定、latency与bandwidth的区别、FPGA中的delay与latency概念，并深入解析了HP设计文档中关于SCU的作用、复位寄存器设置、AXI Cache配置及写分配法的重要性。此外还介绍了aProt信号的应用场景以及Cache的工作原理。

今天看了很多乱七八糟的东西：

1.E知网为什么要有qos axi中的qos的主要作用就是表明优先级。因为不同的模块有着不同的需求，因而不同。

http://www.eeknow.cn/question/72

2.latency和 bandwidth不同：

latency主要指的是延迟，cpu的cache miss之类的操作对latency要求很高。bandwidth指的是带宽，主要是用于单位时间内通过的数据量，gpu要求比较高。

https://arstechnica.com/features/2002/11/bandwidth-latency/2/

fpga中的delay与latency

delay主要指的是逻辑延迟，布线延迟，而latency主要指的是数据几个时钟周期之后处理好

http://www.cnblogs.com/youngforever/p/3141216.html

如何理解带宽和吞吐量

http://www.cnblogs.com/binyao/p/5162424.html

另外今天仔细看了hp的设计文档：

1.hp口可以不经过scu，即snoop control unit，是arm中用于监控缓存一致性的单元

2.复位的寄存器涉及到用户端和ps时钟域的寄存器，需要将它设置为false path，即静态时序分析时不关心的路径。

http://www.eefocus.com/shineboy19850420/blog/09-10/178252_efbd3.html

http://www.eefocus.com/zpshao/blog/11-01/201526_485d1.html

3.axi的cache这是为2‘b11

这是因为：

https://wenku.baidu.com/view/ef131e105f0e7cd18425360c.html 主要看cache的模式那一块

0：bufferable 这个选中了之后，返回的响应不一定是从最终的设备，有可能是中间的buffer

1：cacheable 这个选中之后，可能会多个小包数据合并为一个数据包发送

2：read allocate 分配的意思就是miss之后，是否更新回cache

3：write allocate

4.顺便查了一下为什么要有写分配法：

当写不命中时，按写分配（Write Allocate）比不按写分配多了一步：将所写单元所在的块从主存调入Cache。

按照教科书上的观点，写回法（write back）通常会用按写分配法，那么从memory中取出的这个block根据相应的替换算法（FIFO, LRU, RAND）替换到相应的位置（对于组相联Cache）。

那么。。。现在问题来了。。。

按写分配多那一步的意义何在？

多那一步的目的在于写回法并不是马上将数据写回memory中，而是等待此cache需要被替换时才写入memory，在此期间，CPU还可以多次通过cache写入此位置的数据而并不需要再读写memory。所以在需要反复写同一位置的内存时，采用写回法按写分配效率要高于不按写分配（不按写分配需要每次写入都访问一次memory，效率在多次写入同一位置时低于写回法的按写分配）。