Hide_in_Code

​ 前半学期感受：练就半天一份paper reading的能力与1天完成一份deadline的能力。​ 学期中感受：练就1天备考然后如愿考出一坨屎的能力。​ 后半学期感受：学习迭代verilog代码的能力。​ 学期末感受：练就死猪不怕开水烫而超脱世俗的能力。​ 研一感受：经过一年的学习，努力的从一个放不下卷面、想有高积点分的学习废物，掰成淡泊成绩求过即可的纯废物(￣▽￣)"。​ 后面简单记录一下各课程的粗糙学习体验。VLSI流程课程概述：6学分的课，前2/3学期的4学分的讲座+理论，后1/

VLSI Final Project：小型卷积核单元设计 项目总结0 项目背景​ VLSI流程课程在期末要求完成一个project，来让我这样的小白简单走一遍VLSI的设计流程有个概念。作业内容是实现一个简单的小型卷积核，给定输入的数据后能计算并返回相应正确的卷积运算结果。整个project主要分功能仿真，然后是综合，再综合后仿真，形式验证。我个人任务主要是根据需要设计并完成verilog部分工作，队友完成了后续的综合、后仿真、形式验证等内容，所以我对verilog内容熟悉一些，也主要记录这一块的内容与

呀，自从来到了SIST，每天每夜都要么在写作业，要么就是在去写作业的路上，每天都是它们的deadline呐！好不容易有了一个早上可以睡觉养精神，我也是用来刷手机或发会儿呆。以至于上学期期间完全没有时间写日记或总结，期末结束了也只是想咸鱼瘫（被榨干了）。讲道理，虽然都说信息学院课相对肝一点，但是我同学都应对自如，只有我要死要死。复盘之后，我发现怪自己同时选了矩阵计算与计算机体系结构。矩阵计算底子太烂了，学得吃力无比，花了70%的时间最终也只是刚好及格；体系结构学的还行，但是Homework、lab、pap

近日由于需要，我对x86的CPU架构发展历史进行了调研与学习。目前主流的x86架构，其先进的技术代表厂家就是Intel与AMD，它们相爱相杀的故事广流于家家户户。但是我整理Intel的相关CPU发展就花了2、3个星期（期间还有别的事情），于是AMD的相关产品还没来得及整理与写入。关于Intel的芯片发展过程，相关的整理网站其实还不少，但大多数都停在2011年（因为也是那个时候写的），也就是截止到Intel Core架构之前，而后续的介绍文章都很稀碎。我借鉴了很多很多诸如这样的文章与维基百科，主要参考网站都放

本科的毕业设计内容是基于稀疏表示的图像SR重构。由于在学习稀疏模型、超分辨率图像重构理论、凸优化以及相关的优化算法发的时候，感觉各博客资料驳杂，对于小白而言难如登天，花费了不少的时间在选文以及甄别好的系统讲解博客上，所以今日对毕业设计学习过程中出现的问题以及好的博客进行简单的整理与记录，希望能够帮助到其他对SR领域有兴趣的同学们！虽然当下的科研Paper多以深度模型为主，但是传统的方法也不能丢掉，时来运转，三十年河东三十年河西，打扎实相关理论基础我觉得才是硬道理。以稀疏模型纪念我的大学四年！

考完数学就知道本次考研必将以失败结尾，昨天看了结果之后就是尘埃落定了。15日早晨10点降临之时，看着逐渐沸腾升温的考研群，明白了“众神降临”要开始了。接下来就是各路400分神仙的截图与加群，宣告着一位位准浙大同志们的报道成功。围观各路研友的战果之后，查阅自己的收成，总结一下今年失败的原因，正视现实，规划未来。 失败的客观原因，感触最深、影响最大的，就是备考时间上的紧迫！7、8月份边...

2018全国服创大赛参赛总结【优快云的排版是真的蛋疼。。。】背景： 其实这篇感悟早就可以写了，在省赛提交结果之后，感悟就如同滔滔江水难以平息，但是多以内心戏以及个人情感总结而表达。国赛结束之后，进行了以及微型小组聚会，简单的讨论了一下队友们各自对这场参赛过程中的收获与体会。但是自己实在是懒得抽出时间与经历写一份总结文留以纪念。今天已经是儿童节结束的第五天，在今天进行简单的回忆也好。...