CDR(Clock and Data Recovery) 电路的一些基本概念1

翻译 已于 2024-06-13 09:35:45 修改 · 6.4k 阅读 · 10
文章标签：

#硬件工程

于 2022-01-20 20:24:49 首次发布
博客提及TI相关内容，探讨了时钟和数据恢复的概念，属于信息技术中硬件工程领域的知识。
03-高速串行接口中时钟恢复CDR技术
鹰飞天下
09-20 4311
时钟数据恢复技术在串行通信系统中，为了保证数据的准确性，我们需要在接收端电路中设计一个时钟数据恢复电路，以便能够将时钟信号恢复到与原始时钟信号完全一致的状态，从而为后续的数字模块提供支持。通过高速传输信道的信号会发生抖动，如何将在各种非理想因素的干扰下的抖动信号进行还原，并且提取出相匹配的时钟信号需要要解决的关键问题。如图所示CDR电路包括时钟恢复(Clock Recovery，CR)电路和数据恢...
Recovery系统的框架结构说明及常用的客制化修改流程
qq_37407593的博客
04-22 7581
一、Recovery系统简介 Recovery模式指的是一种可以对安卓机内部的数据或系统进行修改的模式（类似于windows PE或DOS）。在这个模式下我们可以刷入新的Android系统，或者对已有的系统进行备份或升级，也可以在此模式下恢复出厂设置。系统进入recovery模式后会装载recovery分区，该分区包含recovery.img(与boot.img类似，也包含了标准的内核和根文件系统).进入该模式后主要就是运行了recovery服务(/sbin/recovery)。 二、Recovery系统的
时钟和数据恢复(CDR)电路原理——基于PLL
热门推荐
夏风喃喃的博客
12-26 5万+
在光通信系统中，光接收机接收并放大的数据流是不同步而且有噪声的。为了后续处理，定时信息，时钟必须从数据中提取出，以便同步工作。而且数据必须“重定时”，以便去除传输过程的抖动。时钟提取和数据重定时被称为“时钟和数据恢复”（CDR）。
clock data recovery
04-08
clock data recovery sigma-delta toolbox
clock data recovery cdr 时钟数据恢复 专利
06-29
标题 Method and apparatus for controlling a continuous time linear equalizer Method and apparatus for controlling a continuous time linear equalizer Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit Continuous time linear equalizer with a programmable negative feedback amplification loop Methods and apparatus for continuous time linear equalizer tuning using decision feedback equalizer adaptation engine Continuous-time linear equalizer for high-speed receiving unit Adjusting a continuous time linear equalization-based receiver Adjusting a continuous time linear equalization-based receiver Continuous-time linear equalizer for high-speed receiving unit Continuous-time linear equalizer for high-speed receiving unit Continuous time linear equalization Methods and apparatus for a continuous time linear equalizer Adaptation Of A Linear Equalizer Using A Virtual Decision Feedback Equalizer (VDFE) Passive continuous-time linear equalizer Continuous-time linear equalizer for high-speed receiving unit Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Method and apparatus for combining statistical eye channel compliance methods with linear continuous-time equalization Dual path double zero continuous time linear equalizer Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Apparatus and methods for equalizer adaptation Apparatus and methods for equalizer adaptation Passive continuous-time linear equalizer Dual-stage continuous-time linear equalizer Band-pass high-order analog filter backed hybrid receiver equalization Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Continuous time linear equalizer that uses cross-coupled cascodes and inductive peaking Continuous-time decision feedback equalizer Dual path double zero continuous time linear equalizer Transmitter Apparatus and Method Band-pass high-order analog filter backed hybrid receiver equalization Continuous-time decision feedback equalizer Transmit apparatus and method Dual path double zero continuous time linear equalizer Dual path double zero continuous time linear equalizer Dual path double zero continuous time linear equalizer Linear feedback equalization Integrated adaptive cable equalizer using a continuous-time filter Linear feedback equalization Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits Low power delay buffer between equalizer and high sensitivity slicer Low power delay buffer between equalizer and high sensitivity slicer Adaptive continuous time linear equalizer Adaptive continuous time linear equalizer Adapting transfer functions of continuous-time equalizers High signal voltage tolerance in single-ended memory interface Methods and apparatus for adaptation of continuous time-decision feedback equalizers with programmable adaptation patterns Continuous-time equalizer Methods and apparatus for adaptation of continuous time-decision feedback equalizers with programmable adaptation patterns Adapting transfer functions of continuous-time equalizers Adaptive continuous-time line equalizer for correcting the first post-cursor ISI Adaptive continuous-time line equalizer for correcting the first post-cursor ISI Adaptive continuous-time line equalizer for correcting the first post-cursor ISI Apparatus and methods for equalizer adaptation Apparatus and methods for equalizer adaptation Circuit for and method of receiving an input signal Continuous time linear equalizer Continuous time linear equalizer Continuous time linear equalizer A CONTINUOUS-TIME FILTER AND EQUALIZER COMPRISING A PARASITIC-INSENSITIVE BiCMOS ACTIVE INTEGRATOR Equalizer circuit and control method of equalizer circuit Analog continuous-time phase equalizer for data transmission Analog Continuous-Time Phase Equalizer for Data Transmission Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction Low power passive offset injection for 1-tap decision feedback equalizer Transmitter apparatus and method Enhanced equalization based on a combination of reduced complexity MLSE and linear equalizer for heavily ISI-induced signals Enhanced equalization based on a combination of reduced complexity MLSE and linear equalizer for heavily ISI-induced signals Equalizer adjustment method, adaptive equalizer and memory storage device Communications receiver equalizer Methods and circuits for reducing clock jitter Linear flow equalizer for uniform polymer di
时钟恢复(CDR:Clock and Data Recovery)和PLL/DLL
cy413026的博客
02-27 2万+
CDR的主要有两大作用，第一是为接收器端各电路提供时钟信号；第二是对接收到的信号进行判决，便于数据信号的恢复与后续处理。CDR在各种高速PHY RX的应用：比如高速phy(MIPI CPHY/ethernet phy)的RX端，这种情况下由于物理层信道中没有直接传输clk信号，所以需要从接收数据中恢复时钟频率和相位。CDR在光信号上的应用。
Design and Modelling of Clock and Data Recovery .pdf
05-15
该论文的主要贡献是提出了一种四分频速率CDR电路的新概念和双环拓扑结构，以及相应的Verilog-A模型，用于基于异步串行链路的芯片间通信系统。 具体来说，论文中提出了一种基于相位和频率锁定环（PFLL）的CDR集成...
A Digital Clock and Data Recovery Architecture.pdf### 【高速数据传输】基于数字锁相环的时钟与数据恢复架构设计：多千兆位/秒二进制链路的高效实现
05-14
内容概要：本文介绍了一种适用于多千兆比特每秒（Gbps）二进制链路的数字时钟和数据恢复（CDR）架构。该架构用数字组件替换了传统模拟锁相环（PLL）中的模拟环路滤波器和电压控制振荡器（VCO），包括线性化分析了...
Analysis and modeling of bang-bang clock and data recovery circuits.pdf【集成电路设计】
05-14
通过实验验证，两个全速率CMOS CDR电路分别在1 Gb/s和10 Gb/s下运行，使用Alexander相位检测器和LC振荡器进行测试，结果表明该模型具有较高的准确性。 适合人群：具备一定通信工程或集成电路设计背景的研究人员和...
CDR原理介绍与实际电路介绍
09-05
这份资料详细介绍了数据时钟恢复电路的工作原理与具体的实现结构。其中对CDR组成的每部分电路都有具体的解释，是一份难得学习资料。
CDR电路结构图总结
06-20
最近在做CDR项目，把CDR的电路拓扑结构图做了一个总结
Analog Circuit Design: High-speed Clock and Data Recovery
04-07
Analog Circuit Design: High-speed Clock and Data Recovery, High-performance Amplifiers, Power Management By Michiel Steyaert, Arthur H.M. van Roermund, Herman Casier Publisher: Springer Number Of Pages: 350 Publication Date: 2008-11-01 ISBN-10 / ASIN: 1402089430 ISBN-13 / EAN: 9781402089435 Binding: Hardcover Product Description: Analog Circuit Design contains the contribution of 18 tutorials of the 17th workshop on Advances in Analog Circuit Design. Each part discusses a specific to-date topic on new and valuable design ideas in the area of analog circuit design. Each part is presented by six experts in that field and state of the art information is shared and overviewed. This book is number 17 in this successful series of Analog Circuit Design.
CDR的基本原理与设计思路
04-19
相当的详细， 讲解了CDR 基本构成，原理，以及设计方法。对通讯行业的入门者了解CDR 可以起到非常大的帮助。
CDR 时钟恢复电路
07-11
集成电路 ，CDR 时钟恢复 光纤通信 光纤到户 交换机
Modeling of jitter in bang-bang clock and data recovery circuits.pdf电子工程
05-14
最后，通过一个1 Gb/s的CMOS CDR电路实验验证了理论模型的有效性，实验结果显示理论预测与实际测量结果基本一致。 适合人群：具备一定模拟电路和通信系统基础知识的研究人员、工程师以及研究生。 使用场景及目标：①...
HIGH-SPEED ARCHITECTURES AND BUILDING BLOCKS FOR CLOCK AND DATA RECOVERY SYSTEMS.pdf
05-16
而混合信号CDR系统则结合了模拟电路的高速性和数字电路的精确性，被广泛认为是解决高速CDR问题的有效途径。在混合信号CDR系统中，通常会使用模拟前端来快速锁定时钟频率，而利用数字逻辑来实现精确的相位调整。 ...
SGMII CDR (时钟数据恢复) 原理
weixin_43588305的博客
07-04 647
(3-1) 组成：相位检测器（PD） + 环路滤波器（LF） + 压控振荡器（VCO） + 相位插值器（PI）。(1-1) 过采样：接收器用本地高频时钟（通常≥8×数据速率）对输入数据进行多相位采样（如8相采样）。例：VCO输出0°、45°、90°…(1-2) 用恢复的时钟在最佳采样点（通常位于数据比特中心）对数据进行采样，降低误码率。(1-2-2) 输出超前（Early）或滞后（Late）信号，指示采样时钟是否需要调整。(2-1) 数据抖动（Jitter）：传输中的时序偏差（随机抖动、确定性抖动）。
集成电路模拟设计——【基于Serdes 应用的 串化/解串器 & 时钟数据恢复电路CDR（Cadence含参）】
Nirvana_Tai的博客
01-02 4389
本文使用理想单元库和TSMC 28nm利用理想单元完成全速树形串化器、半速树形串化器、全速移位寄存器串化器，半速多级树形解串器电路及其仿真测试1、PLL型CDR：包括压控振荡器VCO、分频器DIV、电荷泵CP、鉴频鉴相器PFD、环路滤波器LP、锁定检测电路、脉宽拓展电路等2、Bang-Bang型CDR：半速率 Bang-Bang 鉴相器、对称异或门、V/I 转换器、正交 LC 压控振荡器电路等3、PS/PI型CDR电路：PS电路设计、PI电路设计、CML到CMOS电路等。
serdes clock and data recovery
最新发布
07-12
在串行通信中，SerDes（Serializer/Deserializer）技术用于将并行数据转换为串行信号进行传输，并在接收端恢复成并行数据。由于高速串行通信中时钟和数据通常不再通过独立的物理通道传输，因此需要使用 **时钟与数据恢复**（Clock and Data Recovery, CDR）模块来从接收到的数据流中提取时钟信息并正确采样数据。 ### 原理 CDR 的核心功能包括： 1. **时钟恢复（Clock Recovery）**： - 在没有单独时钟线的情况下，接收端必须从数据的边沿变化中提取出同步时钟。 - 这是通过锁相环（Phase-Locked Loop, PLL）或延迟锁定环（Delay-Locked Loop, DLL）实现的。 - 例如，在一个典型的基于PLL的CDR结构中，压控振荡器（VCO）会根据数据边沿的检测调整其频率，以匹配发送端的时钟频率[^1]。 2. **数据恢复（Data Recovery）**： - 一旦恢复了时钟信号，就可以使用该时钟对输入的数据进行采样。 - 数据恢复的关键在于确定最佳采样点，通常是在数据眼图的中心位置，以避免由抖动、噪声和信道失真引起的误码。 ### 实现方法 1. **基于相位插值的CDR**： - 使用多个相位不同的时钟信号，通过插值选择最合适的采样时点。 - 控制逻辑会根据数据的边沿信息不断调整插值相位，以保持最佳采样点。 2. **基于数字反馈控制的CDR**： - 利用数字控制器（如有限状态机）监测数据边沿与当前采样时钟之间的关系。 - 根据检测结果动态调整采样时钟的相位，以维持同步。 3. **超采样CDR（Oversampling CDR）**： - 使用远高于数据速率的时钟对数据进行多次采样。 - 然后从中选择最可靠的采样点作为有效数据。 4. **UCIe中的特殊处理**： - UCIe（Universal Chiplet Interconnect Express）标准不依赖传统的CDR机制，而是提供了一对前向时钟线。 - 接收端不需要恢复时钟，只需进行数据训练（Data to Clock Training），以确保数据与时钟对齐[^2]。 ### 示例代码：简单的CDR模拟（基于Python） 以下是一个简化的CDR行为模型示例，用于演示如何在仿真环境中对数据进行采样点调整： ```python import numpy as np def cdr_recovery(data_stream, ref_clock_freq, data_rate): # 模拟CDR过程，假设已知参考时钟频率和数据率 oversample_factor = int(ref_clock_freq / data_rate) samples = np.array(data_stream) recovered_data = [] for i in range(0, len(samples), oversample_factor): window = samples[i:i+oversample_factor] best_sample_index = i + np.argmax(np.abs(window)) # 找到最大绝对值的位置作为最佳采样点 recovered_data.append(samples[best_sample_index]) return recovered_data # 示例数据流（模拟带有抖动的二进制信号） data_stream = [1 if np.sin(2*np.pi*i/16) > 0 else 0 for i in range(128)] recovered = cdr_recovery(data_stream, ref_clock_freq=1e9, data_rate=125e6) print("Recovered Data:", recovered[:10]) # 显示部分恢复数据 ``` ###
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值