Xilinx Ultrascale+ FPGA 驱动MIPI DSI屏显示源码工程

作者：Hello，Panda

大家早上好，中午好，下午好，我是熊猫君。

曾记否，之前熊猫家发了一篇博文《分享一下使用Xilinx FPGA驱动MIPI DSI屏的心路历程》，此文发布以后，后台收到了不少朋友的私信，要求分享手撸代码的板子或者源码，但当时熊猫君实在是太忙了，一直没有去整理，手撸代码的基本特性如下：

1. 支持MIPI DSI 1/2/4 Lanes输出，最大输出Lanes速率1.5Gbps；
2. 支持MIPI DSI LP模式下通信，用于初始化MIPI屏；
3. 默认工作在Burst Mode输出，非连续时钟模式；
4. 默认工作在RGB888模式；
5. 使用Xilinx Component源语，无Byte组IO限制（当然按照Xilinx Native源语规则使用Byte组IO更好）。