linux dts pcie ranges属性的含义

最新推荐文章于 2025-04-22 18:23:14 发布

haosou98

最新推荐文章于 2025-04-22 18:23:14 发布

阅读量1.7k

点赞数 9

文章标签： linux 嵌入式硬件

本文链接：https://blog.youkuaiyun.com/haosou98/article/details/135411230

版权

本文解析了PCIExpress(PCIe)中的地址转换机制，包括预取和非预取内存区域以及I/O区域的映射，分别对应于PCI地址空间、CPU地址和大小。详尽介绍了从PCI地址0x80000000到0xa0000000和0x00000000到0xb0000000的映射规则，来源自elinux.org。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在这里插入图片描述

简述

如上图定义了pcie三组地址转换关系，每一组的几个数字分别定义了属性（32bit），pci地址空间（64bit），cpu地址（32bit/64bit），长度（64bit）

属性的含义

32bit属性
bit位的原文解释
bit位的原文解释的机翻

设备树之中三组地址映射的解释

从 PCI 地址0x80000000开始的 32 位可预取内存区域，大小为 512 MB，将映射到主机 CPU 上的地址0x80000000。
从 256 MB 大小的 PCI 地址0xa0000000开始的 32 位不可预取内存区域，将映射到主机 CPU 上的地址0xa0000000。
从 PCI 地址0x00000000开始的 I/O 区域大小为 16 MB，将映射到主机 CPU 上的地址0xb0000000。

elinux.org

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

haosou98

关注关注

9
点赞
踩
17

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

PCIe 设备树详细讲解

smartvxworks的博客

10-27

4817

为了在通过#INTD支持#INTA的四条IRQ线路上的分配，负载均衡化，每个PCI插槽或设备通常以旋转方式连接到中断控制器上的不同输入，以避免所有#INTA客户端连接到同一条传入中断线路。每个字段的大小是通过取子项的值、父项的值和子项的值来确定的。对于我们示例中的外部总线external-bus，#address-cells = 子地址为 2 个单元格，父地址#address-cells = 为 1 个单元格，大小#size-cells = 也是 1 个单元格。最后要注意的一件事。

[RK-Linux] 移植Linux-5.10到RK3399（五）| 检查PCIe并识别M.2 NVMe SSD

Systemcall名屋

12-12

1947

ROC-RK3399-PC Pro 引出了 PCIe 座子，用于装载 M.2 NGFF M-Key 接口的 SSD。

1 条评论您还未登录，请先登录后发表或查看评论

linux 下PCIE控制器设备树学习

u014426028的博客

02-02

3735

本系列全部内容基于Synopsys DesignWare进行学习与分析在内核3.x之后开始使用设备树，所有和硬件相关部分均放在设备树中，在进行PCIE控制器学习时，对官方文档中各个变量的使用存在很大的迷惑，根据自己了解总结如下。 DesignWare官方文档中的例子如下： pcie: pcie@dffff000 { compatible = "snps,dw-pcie"; reg= <0xdffff000 0x1000>, /* Controlle...

PCIe_Host驱动分析_地址映射

caiji0169的博客

12-21

1397

本文针对RK3399开发板的PCIe控制器驱动程序，解析了其实现原理和流程。首先，通过设备树文件获取控制器寄存器和Region 0的配置空间地址，确保CPU能够访问PCIe设备的配置空间。随后，从设备树中解析ranges属性，获取Region 1~32的CPU和PCIe地址空间基地址，用于内存和I/O资源的映射。驱动程序通过配置寄存器，实现CPU地址空间与PCIe地址空间的映射关系，确保CPU能够通过转换后的PCIe地址（addr_pcie）直接与外设交互。

Linux下PCIE网卡驱动（ARM＜----＞FPGA）开发记要

u010413568的博客

05-24

1143

Linux下PCIE网卡驱动开发

dts的pci模块中bus-range和ranges

weixin_30892889的博客

07-13

2243

bus-range = <2 3>; 该设备（一般为RC）下的pci总线号范围ranges = <0x2000000 0x0 0xc0000000 0 0xc0000000 0x0 0x200000000x1000000 0x0 0x00000000 0 0xffc20000 0x0 0x10000>; ranges表示...

Linux驱动（2）DTS

公子呆丶的博客

06-07

1368

设备树-DTS设备树的概念设备树的简单语法设备树的作用设备树的概念设备树，顾名思义，就是设备组成的树。树这个玩意吧，数据结构里也有，只不过数据结构里的树的叶子是数据，设备树的叶子则是设备，并且没有数据结构那么复杂。是否想起了曾经被各种树支配的恐惧。 / { node1 { a-string-property = "A string"; a-string-list-property = "first string","second string"; a-byte-data-propert

PCIe device tree range属性详解

Qing的专栏

11-15

3276

https://elinux.org/Device_Tree_Usage#PCI_Address_Translation

PCIE设备树解析

玩命的狙击手

01-21

2610

RK3588 PCIE的设备树配置说明

Linux设备驱动模型初始化流程分析（以PCI/PCIe模块为例）

遇事不决，问春风

11-17

1143

用于将设备加入到驱动支持的设备链表中，一个设备需要一个驱动，一个驱动支持多个设备。会填充节点，用第一次扫描申请的内存，为节点分配内存。设备驱动模型和平台总线模型是同步关系，不是互斥关系。用于扫描设备树的各节点，可见其主要分析三个节点。，作为启动参数，关于这三个节点，设备树中如下。，而不知道该地址是属于哪个虚拟机，此时就要。中会检查设备树的一些标识，并赋值全局变量。是一个硬件模块，应该在设备树中定义资源。，该节点需要做特殊处理，同时对其他非。进行绑定的过程，那我们就看看他的。过程中分析设备树文件，最终调用。

linux pcie【2】- rc控制器驱动介绍

最新发布

liverdream的专栏

04-22

1027

接着来先看一下pci_host_bridge里的 child_ops，这里主要看一下dw_pcie_other_conf_map_bus，这个函数。pci_scan_device里会先读取vendor_id, 然后是调用pci_alloc_dev申请pci_dev设备，最后调用pci_setup_device配置设备。pci_register_host_bridge用来注册host bridge， pci_scan_child_bus用来扫描添加host bridge下的所有bus上的设备。

PowerPC的PCI总线的dts配置【转】

liuqiang_mail的专栏

08-21

1066

powerpc使用称为FDT 扁平设备描述树的机制传递给内核硬件配置参数，从而引导内核。这样的优势是PowerPC在Linux上的移植基本上都是对dts文件的修改，而升级内核的工作量远远小于其他cpu体系结构。只是目前介绍FDT或者OPEN Firmware的中文资料欠缺，这里记录我领悟的关于PCI总线树部分的ranges参数。 pci0: pci@e0008500 {interrupt-

PowerPC的PCI总线的dts配置

JuanA1的专栏

08-06

9640

这段时间要弄下PCI Express的相关调试和驱动开发工作，老规矩，先在网上找找资料，这类的东西还蛮少的，已经买了本书，打算边学边自己总结吧，这篇文章是PowerPc下对PCI总线的配置方法。 powerpc使用称为FDT 扁平设备描述树的机制传递给内核硬件配置参数，

pcie RC侧设备树配置

jeffly_的博客

10-11

1030

在PCIe控制器节点下添加PCIe端口节点，并设置相应属性，如vendor-id、device-id、bar-range等。在PCIe控制器节点下添加PCIe端口节点，并设置相应属性，如vendor-id、device-id、bar-range等。在设备树中添加PCIe控制器节点，并设置相应属性，如vendor-id、device-id、bus-range等。在设备树中添加PCIe控制器节点，并设置相应属性，如vendor-id、device-id、bus-range等。

linux-5.10.110内核源码分析 - Freescale ls1012a pcie host驱动

arm7star的博客

07-06

1362

其中reg里面的configuration space [0x4000000000, 0x4000000000+0x2000)为配置空间的cpu地址，所有ep的配置空间的cpu地址都在这段地址空间，都写这段地址具体是操作总线上的那个设备是由pcie控制器的额外的寄存器也区分，也就是访问具体pcie配置空间的时候，需要把bus、device、function信息写入pcie控制器。后面具体代码后看到读写配置设备配置空间的操作。

PCIe总线-RK3588 PCIe驱动设备树介绍（九）

非专业业余程序员

07-21

3835

在Linux内核中设备树中，定义了一系列属性，用来描述PCIe总线。比如"bus-range"属性，描述PCIe某个domain的总线编号范围，比如"ranges"属性，描述PCIe地址转换。下面将分别介绍这些属性。

Linux DTS配置总结

热门推荐

liliyaya的专栏

05-31

1万+

1、在配置设备树得过程中碰到了比较多得问题，已I2C为例，在实例文档中介绍得： Qualcomm I2C controller Required properties: - reg : Offset and length of the register region(s) for the device For GSBI based controller, GSBI an

zynq7000 pcie

02-15

### Zynq-7000 PCIe Configuration and Documentation For the Zynq-7000 series FPGA, configuring Peripheral Component Interconnect Express (PCIe) involves several key components within both hardware design and software setup. The primary files involved include `pcw.dtsi`, which contains IO configurations specific to projects created through Vivado or PlanAhead tools; `zynq-7000.dtsi` provides common definitions applicable across all members of this family[^1]. When dealing with PCIe specifically: The Device Tree Source (`DTS`) file plays an essential role in defining how Linux interacts with underlying hardware like PCIe endpoints. For instance, when adding support for a new peripheral connected via PCI express interface, one would typically modify these DTS files accordingly. To properly configure PCIe on Zynq devices, users should refer to Xilinx's official documentation such as "Zynq-7000 AP SoC TRM" that covers detailed information about setting up root complex mode operation along with necessary register settings required by the core logic inside PS part of Zynq chipsets[^2]. Additionally, there are community-contributed resources available online where developers share their experiences working around certain aspects related to enabling DMA transfers over PCIe links using AXI bridges provided alongside PL section of Zynq boards[^3]. #### Example Code Snippet Demonstrating Basic Setup Steps Within .dts File ```bash / { compatible = "xlnx,zynq"; pcie@e0002000 { /* Address may vary depending upon your board */ status = "okay"; #address-cells = <1>; #size-cells = <0>; ranges; // Add more properties here based on requirements... }; }; ``` --related questions-- 1. How does modifying the device tree affect communication between CPU cores and peripherals? 2. What steps must be taken before integrating custom IP blocks into existing designs involving PCIe interfaces? 3. Can you explain the significance of address mapping while configuring PCIe controllers under Zynq platforms? 4. Are there any particular challenges faced during bring-up phases concerning power management features associated with high-speed interconnects like PCIe?