本文详细介绍了STM32微控制器中时钟系统的配置方法，包括如何利用PLL将系统时钟(SYSCLK)提升至168MHz，并进一步讨论了AHB时钟(HCLK)的配置及其预分频因子的选择范围(1～512)，最后说明了如何从AHB时钟衍生出APB时钟(PCLK)。
由SYSCLK生成AHB时钟（即：HCLK）
假设此时我们已经选择PLL作为系统时钟源，且PLL倍频至168M，即SYSCLK=168M。
那么AHB的最高频率就为168MHz。
AHB的预分频因子为1～512
将AHB时钟继续分割得到APB时钟(PCLK)
PCLK1（APB1
时钟）
stm32f4时钟
最新推荐文章于 2024-06-05 23:17:31 发布
扫一扫
2151
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
