高速电路阻抗匹配实验记录

高速PCB设计需要考虑阻抗匹配的问题，做了一些简单的实验，特记录如下：

用函数发生器输出3MHz的脉冲，高电平5V, 低电平0V, 占空比8%。用特征阻抗50欧长度0.5m的同轴电缆接到示波器的CH1;示波器输入电阻为1兆欧; 示波器显示如下图，峰峰值是5V; 3MHz信号波长为100m，传输线0.5m, 远远小于波长的十分之一；波形中间高，两边低，能看到高频信号阻抗不匹配反射的影响。

换一根10米的同轴电缆，图形如下，这时电缆长度达到了波长的十分之一，峰峰值4.64V，小了，应该是反射的影响更明显。

将示波器的CH1接口接一个普通的BNC三通，普通应用，三通不考虑阻抗，高级应用要考虑，要用高档的三通。三通的一头接0.5m同轴电缆，另一头接一个50欧姆终端电阻，由于函数发生器输出阻抗50欧姆，所以分压，输出一半，示波器图形如下

接75欧姆终端电阻，图形如下，分压的大一点，但波形中间小，两头高，应该是反射波的影响

将输出频率改为10Hz，照样分压，这时频率低，看不到波形高度有不同

将终端电阻去掉，接10m的同轴电缆，没看到反射波，因为10Hz信号的波长太长了，远远大于10m，示波器图像如下

将频率改为3MHz，看到反射波，图像如下，高度有不同

将10米同轴电缆的另一头短路，看到波形如下

将10米同轴电缆的另一头接50欧终端电阻，看到波形如下，反射消失了，但是由于分压，幅度也只有一半了

将10米同轴电缆的另一头接75欧终端电阻，看到波形如下，阻抗不匹配，有反射