自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

family5love的专栏

Footprints明轩优快云认证博客专家优快云认证企业博客

码龄16年

27: 原创

13万+: 周排名

7万+: 总排名

7万+: 访问

: 等级

757: 积分

73: 粉丝

93: 获赞

27: 评论

322: 收藏

私信

关注

热门文章

分类专栏

OpenCV 2篇
图像处理 3篇
Matlab 1篇
OpenGL 1篇
Python 3篇
git 3篇
Verilog 11篇
其他 2篇
硬件 5篇

最新评论

LTM4622AIY电路出现的问题
weixin_43539218: 找到原因了吗？
Verilog——基于状态机的串口收发模块的实现
sunlighterπ: 这个是针对串口接收的一个需要完善的点，（以上仅为我个人观点，欢迎交流）
Verilog——基于状态机的串口收发模块的实现
sunlighterπ: 就站在串口接收数据而言，因为你不知道接收到的信息是否会按照规定协议那般，若在8位数据接收完后，存在停止位长时间不拉高的情况（也就是意外情况的那种），则该情况下数据需要丢弃，并且状态需要等待其电平直至为高，该状态下需要将状态转为idle.（这里也会导致需要增加一个状态来记录在数据接收完8位后，存在低电平的情况）
Verilog——时钟3分频
best yeah: 你要不再看看
Verilog——`include等预编译指令实例
Mac_feng: 绝对路径引用也可以，只不过要注意绝对路径引用时的本地路径是运行时的路径，而不是代码的路径。

Matlab

关注

关注数：文章数：1 文章阅读量：208 文章收藏量：1

作者: Footprints明轩

单片机C语言程序设计、FPGA的Verilog程序设计、硬件Altium Designer开发、图像处理

展开

图像处理——引导均值滤波

引导均值滤波%% guided_filtering.m%功能：引导均值滤波clc;close all;% 图像输入I = imread('t3.bmp');[R, C] = size(I);figure(1), imshow(I), title('原图');% CLAHEI_clahe = adapthisteq(I);figure(2), imshow(I_clahe), title('clahe-限制对比度自适应直方图均衡化-默认参数');% 滤波filter = fs

原创 2020-11-27 16:29:34 · 208 阅读 · 0 评论