（PLL时钟第二篇）PLL生成的时钟输出到普通IO的处理

最新推荐文章于 2025-03-31 13:09:20 发布
最新推荐文章于 2025-03-31 13:09:20 发布
阅读量7.7k 收藏 56
点赞数 7
分类专栏： Xilinx FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ellle_welcome/article/details/109902643
版权
PLL生成的时钟输出，如pll_out1~6，可以直接供FPGA内部模块使用，但若要输出到普通IO，需通过ODDR模块处理。直接从BUFG连接到OBUF会导致编译错误，而使用ODDR可以避免这个问题，虽然会增加时延和抖动。pll_out6经过ODDR处理后可用于普通IO，便于波形测试。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

PLL生成的时钟输出到普通IO的处理

不管是differential clock capable pin（差分） 和single ended clock capable pin（单端）输入PLL产生的时钟输出pll_out1~6都可以直接给FPGA的其它模块使用，但如果要接入普通的IO接口，这需要经ODDR模块稍加处理下。

不管是differential clock capable pin（差分） 和single ended clock capable pin（单端）输入PLL产生的时钟输出pll_out1~6都可以直接给FPGA的其它模块使用，但如果要接入普通的IO接口，这需要经ODDR模块稍加处理下。

ODDR模块原语如下：

如果需要哪个时钟输出到IO，则将相应的输出时钟如pll_out1输入到 ODDR 原语中,得到IO_clk_out时钟输出，能够输出到FPGA 的普通 IO。

最低0.47元/天 解锁文章
ISE14.7版本中，不能直接将PLL的输出时钟连接到普通IO端口，需要通过特定的方式进行连接。在FPGA设计中，PLL模块可以为系统提供高精度、低抖动的时钟信...
2301_79326588的博客
08-09 579
其次，由于时钟信号的抖动要求非常严格，连接到普通IO上容易出现抖动等问题，从而导致系统的不稳定性，甚至出现系统死锁等问题。因此，在使用PLL时钟信号进行系统设计时，需要遵循特定的规范，选择合适的方式进行连接。在使用PLL输出时钟信号时，需要遵循特定的规范，选择合适的方式进行连接，以确保系统能够平稳运行。ISE14.7版本中，不能直接将PLL的输出时钟连接到普通IO端口，需要通过特定的方式进行连接。需要注意的是，在FPGA设计中，还有很多其他方式可以将时钟信号连接到系统中，需要根据具体的设计需求进行选择。
（23）ISE14.7 PLL输出时钟不能直接输出到普通IO（FPGA不积跬步101）
m0_46498597的博客
08-01 2306
1 问题描述 开发软件：ISE14.7。 硬件平台：Xilinx Spartan6。 PLL的时钟直接连接到IO，map失败是报错误，错误如下： Place:1136 - This design contains a global buffer instance, <system_clk_BUFGP/BUFG>, driving the net, <ila0_clk>, that is driving the following (first 30) non-clock load
FPGA、PLL原理、PLL的时钟IO输入输出
ARM_qiao的博客
04-22 1284
PLL的时钟输出直接连到IO引脚上会报错
STM32时钟系统详解：从HSI到PLL的配置技巧
最新发布
2401_88760782的博客
03-31 1029
需求分析明确系统性能要求(处理速度、响应时间)确定精确定时需求(如通信接口、采样率)评估功耗目标和工作模式考虑环境因素(温度范围、电磁干扰)时钟架构设计选择合适的主时钟源(HSI/HSE)确定是否需要低速时钟源(LSI/LSE)规划PLL配置策略设计时钟域和分频方案硬件设计考量为晶振电路预留足够空间优化晶振布局，远离噪声源考虑电源滤波需求规划调试点(如MCO输出)冗余与安全设计考虑时钟故障场景设计备份时钟策略规划监测和恢复机制评估安全关键应用的特殊需求。
PLL时钟输出到普通I/O口的办法
热门推荐
baihengpei的博客
05-23 1万+
最近在搞PLL的时候，遇到PLL倍频输出的时钟不能直接连接到普通IO的问题。刚开始，PLL的时钟直接连接到IO，map失败，一看原因，迫不及待在ucf文件中加入下面的约束： PIN "U_CLOCK_PLL/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; PIN "U_CLOCK_PLL/clkout2_buf.O" CLOCK_DEDICATE
【FPGA约束：使用自建 PLL 输出时的时钟约束】
学习使你进步。
05-22 692
其中，CLKIN1_PERIOD指定输入时钟的周期，CLKFBOUT_MULT指定反馈时钟倍频，CLKOUTx_DIVIDE指定输出时钟的分频，CLKOUTx_PHASE指定输出时钟的相位偏移。上述约束文件中的create_clock命令定义了一个名为clk_out0的时钟，并指定了它的周期为20.0ns。上述约束文件中的create_generated_clock命令指定了四个名为clk_out的时钟，并将它们的倍频和分频参数直接设为PLL中对应时钟的配置参数。接下来，我们需要在约束文件中指定时钟约束。
基础知识~ 锁相环 PLL、同步时钟 、同步电路/异步电路、FPGA、IC、关键路径
qq_40549426的博客
05-28 6474
锁相环 PLL （ Phase Locked Loop） PLL 的英文全称是 Phase Locked Loop，即锁相环，是一种反馈控制电路。锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 什么叫 FPGA FPGA
pll_test.zip_IO 设计_PLL_test_fpga pll_延迟芯片_延迟锁相环
09-20
PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的...本例程调用Xilinx提供的PLL核来产生不同频率的时钟, 并把其中的一个时钟输出到FPGA外部IO上, 也就是开发板的SMA接口上。
quartus利用锁相环产生时钟_锁相环（PLL）的IP核调取及应用详解
weixin_35977784的博客
01-30 5786
写在前面的话梦翼师兄经常告诉大家，FPGA最明显的优势就是它的速度。那么本节，梦翼师兄和大家一起来学习FPGA片内时钟管理单元PLL(锁相环)的应用。利用锁相环，我们可以在一个很宽广的范围内实现任意的分频和倍频。使用锁相环，可以有效的减少我们在时钟发生部分的代码量，同时更重要的，利用锁相环的“全局时钟树”，可以保证很好的时钟质量。项目需求我们使用锁相环生成两路时钟，一路为25MHz，另外一路为10...
Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
yundanfengqing_nuc的专栏
09-07 2093
普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之前的片子略有不同,相关文档 <ug472_7Series_Clocking.pdf> [Demo1] // demo1 two bufg connect module iobuf( input c
Xilinx的clocking wizard_时钟输出接普通I/O口遇到的问题以及需要注意的问题
emperor_strange的博客
10-29 5999
一开始是使用了clocking wizard 想分出来2个时钟来输出（CLK_50M和MCLK），并且再用产生的一个时钟生成其他信号输出，结果一开始就报错，提示不可以用做输出。然后没有直接输出MCLK信号，而是将次信号做了个寄存器缓存再输出，然而综合却出现了错误： WARNING:Place:1205 - This design contains a global buffer instance,...
PLL时钟约束
Go Forward Forever!
10-31 2055
这一方法使您能够自动地约束PLL的输入和输出时钟。ALTPLL megafunction中指定的 所有PLL参数都用于约束PLL的输入和输出时钟。自动更新了ALTPLL megafunction 的修改。当创建PLL的输入和输出时钟时，不必跟踪PLL参数的更改或指定正确的值。 为了自动约束所有输入和输出,要将derive_pll_clocks命令和-create_base_clocks 选项一起使用。
spartan6—clocking wizard_时钟输出接普通I/O口遇到的问题及解决方案
zhenzhen90的专栏
04-23 8209
设计任务：调用spartan6—clocking wizard的IP核，完成时钟从100M到10M的转换 开发环境： XP系统下 编译环境：ISE12.2/SP3，ISE(XST)综合工具通过综合 仿真环境：ISE12.2/SP3，自带的仿真工具仿真 顶层代码如下： module clocking_top(clk,rst,clk_out,locked); input clk,rst;
FPGA中的ISE PLL无法直接输出到一般的IO引脚
VipeNvml的博客
09-25 293
在FPGA设计中，时钟是至关重要的。然而，需要注意的是，使用ISE工具链中的PLL资源时，不能直接将其输出连接到FPGA芯片上的普通IO引脚。然而，具体的PLL实例化和时钟分配过程会因不同的FPGA芯片和工具链而有所不同，需要参考相应的文档和技术手册进行配置和操作。总结起来，虽然ISE工具链中的PLL资源提供了灵活和可定制的时钟生成能力，但不能直接将其输出连接到FPGA芯片上的普通IO引脚。然而，ISE工具链中的PLL资源并不直接连接到这些引脚，而是通过特定的时钟分配网络进行连接。
【Xilinx Vivado时序分析/约束系列5】FPGA开发时序分析/约束-IO时序分析
记录学习历程
03-13 3141
在之前介绍的是FPGA内部的时序分析，包括以下几种情况 寄存器与寄存器之间 输入PAD（输入时钟）与寄存器之间 寄存器与输出 PAD （输出时钟）之间 输入PAD（输入时钟）与输出PAD（输出时钟） 现在就开始分析FPGA与外部的其他器件的连接的时序分析，也就是IO时序分析，如下图，数据由上游器件（源端）到下游器件（FPGA），上游器件提供数据，下游器件接收数据，因此分析的是输入的情况，FPGA这部分需要满足建立时间和保持时间的要求。 从下图可以看到，从源端到FPGA的数据和时钟的路径，两者是
PLL时钟约束 FPGA
CodeByte的博客
08-09 919
在这个例子中，我们通过将输入时钟信号和PLL IP核进行连接，生成一个输出时钟信号。综上所述，我们介绍了在FPGA设计中使用PLL实现时钟约束的方法，并给出了一个示例代码。通过合理配置PLL参数和连接逻辑，我们可以获得高性能和稳定的时钟信号，为FPGA设计提供更好的支持。希望这篇文章对您有所帮助！通过使用PLL时钟约束FPGA，我们可以实现更加精确和稳定的时钟信号，从而提高FPGA系统的性能和可靠性。首先，我们需要在FPGA设计工具中添加一个PLL IP核，该IP核可以根据我们的需求进行配置。
FPGA约束：从PLL中导出时钟信号
学习使你进步。
05-22 918
而FPGA中的PLL (Phase-Locked Loop) 作为时钟信号的重要来源之一，也需要进行合适的约束与配置以确保其输出的时钟信号符合系统设计的要求。我们将以Vivado工具为例，结合FPGA上的代码及约束描述文件，详细讲解如何对PLL进行配置和约束，以实现正确的时钟信号导出。以下代码实例化了一个名为PLL_ADV的PLL模块，并将其配置为输入时钟信号频率为200MHz，输出时钟信号频率为100MHz的倍频锁相环。最后，需要在约束描述文件中将PLL的输出时钟信号与目标模块中的时钟信号进行关联。
Spartan6 pll输出时钟无法直接连接在IO引脚解决办法
qq_33276563的博客
11-14 2174
原文地址：http://blog.sina.com.cn/s/blog_50363a790102w7xc.html https://www.cnblogs.com/geekite/p/5135470.html 对于"clock_dedicated_route”错误原因有两种情况: 就是有一个时钟你没有放到全局时钟或者局部时钟的引脚，布局的时候不能把它当作时钟分配资源。 就是你想在IO上输出...
Vorilog利用PLL实现双脉冲输出
sparkle_king的博客
04-01 879
近期项目需要做一个双脉冲输出实验，利用Verilog的PLL产生40MHz时钟信号，利用此信号产生脉宽为25ns，间隔75ns（两上升沿相隔100ns）的双脉冲，周期为20微秒，如下图： 模块输入为系统时钟clk，复位rst_n，输出信号pulse_out，系统时钟40MHz，则周期T=1/40MHz=25ns. 20微秒计数:(20*10^-6)*40000000-1=799 25ns：1 1...
pll输出的时钟没法作为驱动
01-25
为了克服PLL输出接口的限制并增强其驱动能力，建议使用全局时钟缓冲器（Global Clock Buffer, BUFG）来处理PLL输出的时钟信号[^3]。BUFG能够提供更强的驱动能力和更稳定的时钟分配网络，从而减少信号衰减和抖动。 `...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值