21、对称晶格宽带宽相位范围数字移相器的设计与性能分析

对称晶格宽带宽相位范围数字移相器的设计与性能分析

1. 移相器性能与设计基础

在频率范围为 ∆F = 6 GHz - 12 GHz 内，对 40° SSS - DPS 的增益性能进行了研究。通过对相关图表的仔细观察发现，在这个频段内，两种状态下的插入损耗均高于 - 2.5 dB，这在许多应用中是可以接受的。

对于 3S - DPS，当状态间相位分布不均匀时，其移相性能在相同拓扑结构下能实现更宽的频率带宽和更小的相位波动，但新电路在状态 B 下会产生相对较高的插入损耗。

2. 负相位状态间不等相位分布的研究

在设计 3S - DPS 时，从状态 B 的交叉臂阻抗 zbB 开始。对于全通晶格结构，S21B 可表示为：
[S_{21B}=\frac{z_{bB}-1}{z_{bB}+1}]
其中，(z_{bB}=R_{bB}+jX_{bB})，(R_{bB}) 是实部，(X_{bB}) 是虚部。由此可得：
[S_{21B}=\frac{R_{bB}+jX_{bB}-1}{R_{bB}+jX_{bB}+1}=\rho_{21B}(\omega)e^{j\phi_{21B}(\omega)}]
其中，(\phi_{21B}(\omega)=-\theta_{B}=\mp180 - \tan^{-1}\left(\frac{X_{bB}}{1 - R_{bB}}\right)-\tan^{-1}\left(\frac{X_{bB}}{1 + R_{bB}}\right))，相位 (\theta_{B}) 是一个正值，范围从 + 0° 到 + 180°。

当 (R_{bB}\ll1) 时，有：
[- \theta_{B}\approx\mp180 - 2\tan^{-1}(X_{bB})]
进而可得：
[X_{bB}\approx\tan\left(\frac{\theta_{B}}{2}\mp90^{\circ}\right)=-\frac{1}{\tan\left(\frac{\theta_{B}}{2}\right)}=-\frac{1}{\mu_{B}}\leq0]
其中，(\mu_{B}=\tan\left(\frac{\theta_{B}}{2}\right))。

此外，(X_{bB}(\omega)) 还可表示为：
[X_{bB}(\omega)=\omega\left[\frac{L_{p2}}{1 - \omega^{2}L_{p2}C_{off3}}-\alpha(\omega)\right]]
当忽略 (\alpha(\omega)) 时，(X_{bB}(\omega)\approx\omega\left[\frac{L_{p2}}{1 - \omega^{2}L_{p2}C_{off3}}\right])，在 (\omega = \omega_{0}) 时，(L_{p2}=\frac{[X_{bB}/\omega_{0}]}{1+\omega_{0}^{2}[X_{bB}/\omega_{0}]C_{off3}}>0)。

对于 (C_{p1})，根据全通阻抗条件 (z_{aB}=\frac{1}{z_{bB}})，在一定近似下可得 (X_{aB}=-\frac{1}{X_{bB}}>0)，且在 (\omega = \omega_{0}) 时，(C_{p1}+C_{off2}=\frac{1}{\omega_{0}}\frac{1}{\eta - X_{aB}}>0)，其中 (\eta=\frac{\omega_{0}R_{on1}^{2}L_{p1}}{R_{on1}^{2}+L_{p1}^{2}})。

要满足相关条件，需有 (\eta>\mu_{B})，其中 (L_{p1}=\frac{\mu_{A}}{1 + \omega_{0}^{2}\mu_{A}C_{off1}})，(\mu_{A}=\tan\left(\frac{\theta_{A}}{2}\right))。

3. 设计算法

为实现上述设计方程，提出了以下算法：
- 输入参数 ：
- (R_{a})：归一化电阻，通常选 (R_{a}=100\Omega)。
- (f_{0a})：实际中心频率（ACF），单位为赫兹。
- (\omega_{0})：归一化角中心频率（NACF），通常选 (\omega_{0}=1) 或其附近值。
- (C_{off1a})、(C_{off2a})、(C_{off3a})：分别为开关 S1、S2、S3 的期望实际关断模式开关电容值。
- (\theta_{A})、(\theta_{B})：分别为状态 A 和状态 B 的期望正相移值，范围在 0° 到 180° 之间。
- 步骤 ：
1. 计算主要设计参数：(\mu_{A}=\tan\left(\frac{\theta_{A}}{2}\right))，(\mu_{B}=\tan\left(\frac{\theta_{B}}{2}\right))。
2. 计算 NMOS 开关 S1、S2、S3、S4 的“关断模式开关电容”和“导通模式开关通道电阻”的归一化值：
- (R_{on1a}=\frac{672\times10^{-15}}{C_{off1a}})，(R_{on2a}=\frac{672\times10^{-15}}{C_{off1a}})，(R_{on3a}=\frac{672\times10^{-15}}{C_{off3a}})，(R_{on4a}=\frac{672\times10^{-15}}{C_{off4a}})。
- (R_{on1}=\frac{R_{on1a}}{R_{a}})，(R_{on2}=\frac{R_{on2a}}{R_{a}})，(R_{on3}=\frac{R_{on3a}}{R_{a}})，(R_{on4}=\frac{R_{on4a}}{R_{a}})。
- (C_{off1}=2\pi f_{0a}R_{a}C_{off1a})，(C_{off2}=2\pi f_{0a}R_{a}C_{off2a})，(C_{off3}=2\pi f_{0a}R_{a}C_{off3a})，(C_{off4}=2\pi f_{0a}R_{a}C_{off4a})。
3. 计算串联臂电感 (L_{p1})：(L_{p1}=\frac{\mu_{A}}{1 + \omega_{0}^{2}\mu_{A}C_{off1}})。
4. 计算 (\eta)：(\eta=\frac{\omega_{0}R_{on1}^{2}L_{p1}}{R_{on1}^{2}+L_{p1}^{2}})。
5. 检查 (\eta) 是否大于 (\mu_{B})，若是则进入步骤 6，否则返回输入步骤更改 (\omega_{0}) 或 (C_{off1a})。
6. 计算交叉臂阻抗 (z_{bB}) 的虚部 (X_{bB}) 和串联臂阻抗 (z_{aB}) 的虚部 (X_{aB})：(X_{bB}\approx-\frac{1}{\mu_{B}}<0)，(X_{aB}=-\frac{1}{X_{bB}}>0)。
7. 计算串联臂组件 (L_{p2}) 和 (C_{p1})：
- 计算交叉臂电感 (L_{p2})：(L_{p2}=\frac{X_{bB}}{1+\omega_{0}X_{bB}C_{off3}}>0)，若 (L_{p2}) 为负，重新设计开关 S3 减小 (C_{off3a})。
- 计算串联臂电容 (C_{p1})：(C_{p1}=\frac{1}{\omega_{0}}\frac{1}{\eta - X_{aB}}-C_{off2}>0)，若 (C_{p1}) 为负，重新设计开关 S2，当 (C_{p1}=0) 时，(C_{off2}=\frac{1}{\omega_{0}}\frac{1}{\eta - X_{aB}}>0)。
8. 计算交叉臂电容 (C_{p2})：(C_{p2}=\mu_{A}-C_{off4}\geq0)，若 (C_{p2}) 为负，设 (C_{p2}=0) 并重新设计开关 S4，使 (C_{off4}=\mu_{A})。
9. 计算 3S - DPS 的所有实际组件值并分析性能。

以下是该算法的 mermaid 流程图：

graph TD
    A[输入参数] --> B[计算主要设计参数]
    B --> C[计算归一化值]
    C --> D[计算串联臂电感 Lp1]
    D --> E[计算 η]
    E --> F{η > μB?}
    F -- 是 --> G[计算 XbB 和 XaB]
    F -- 否 --> A
    G --> H[计算 Lp2]
    H --> I{LP2 > 0?}
    I -- 是 --> J[计算 Cp1]
    I -- 否 --> K[重新设计开关 S3]
    K --> H
    J --> L{Cp1 > 0?}
    L -- 是 --> M[计算 Cp2]
    L -- 否 --> N[重新设计开关 S2]
    N --> J
    M --> O{Cp2 >= 0?}
    O -- 是 --> P[计算实际组件值并分析性能]
    O -- 否 --> Q[重新设计开关 S4]
    Q --> M

4. 算法示例

以 (\theta_{A}=55^{\circ})，(\theta_{B}=10^{\circ})，(C_{off1a}=C_{off2a}=C_{off3a}=C_{off4a}=90fF)，(f_{0a}=8GHz)，(\omega_{0}=1) 为例，逐步执行算法：
1. 计算主要设计参数：(\mu_{A}=\tan\left(\frac{55}{2}\right)=0.5206)，(\mu_{B}=\tan\left(\frac{10}{2}\right)=0.0875)。
2. 计算相关电阻和电容的归一化值：
- (R_{on(i)a}=\frac{672\times10^{-15}}{90\times10^{-15}} = 7.4667\Omega)，(R_{on(i)}=\frac{R_{on(i)a}}{100}=0.0747)（(i = 1,2,3,4)）。
- (C_{off(i)}=(2\pi f_{0a}R_{a})C_{off(i)a}=0.4524)（(i = 1,2,3,4)）。
3. 计算串联臂电感 (L_{p1})：(L_{p1}=\frac{0.5206}{1 + 0.5206\times0.4524}=0.4213)。
4. 计算 (\eta)：(\eta=\frac{(0.0747)^{2}\times(0.4886)}{(0.0747)^{2}+(0.4886)^{2}}=0.0128)。
5. 检查 (\eta) 与 (\mu_{B}) 的大小：(\eta = 0.0128<\mu_{B}=0.0875)，减小 (C_{off1a}) 到 25 fF 后重新计算，得到 (\eta = 0.1135>\mu_{B}=0.0875)，可继续后续步骤。
6. 计算 (X_{bB}) 和 (X_{aB})：(X_{bB}\approx-\frac{1}{0.0875}=-11.4301)，(X_{aB}=-\frac{1}{X_{bB}}=0.0875)。
7. 计算 (L_{p2}) 和 (C_{p1})：
- (L_{p2}=\frac{-11.4301}{1 - 11.4301\times0.4524}=2.7405>0)。
- (C_{p1}=\frac{1}{0.1135 - 0.0875}=37.9627>0)。
8. 计算 (C_{p2})：(C_{p2}=0.5206 - 0.4524 = 0.0682\geq0)。
9. 计算实际组件值：
- (L_{p1a}=R_{a}\frac{L_{p1}}{2\pi f_{0a}}=0.97205nH)。
- (L_{p2a}=R_{a}\frac{L_{p2}}{2\pi f_{0a}}=5.452nH)。
- (C_{p1a}=\frac{C_{p1}}{2\pi f_{0a}R_{a}}=7.55pF)。
- (C_{p2a}=\frac{C_{p2}}{2\pi f_{0a}R_{a}}=13.65fF)。

开关参数如下表所示：
|开关| (C_{off}) 值| (R_{on}) 值|
|----|----|----|
|S1|25fF|26.88Ω|
|S2|90fF|7.4667Ω|
|S3|90fF|7.4667Ω|
|S4|90fF|7.4667Ω|

5. 移相器性能分析

在中心频率 (\omega_{0}=1) 时，存在一定的相对相移误差：
- 状态 B 的相对相移误差 (\delta_{21}\theta_{B}=2\%)。
- 状态 A 的相对相移误差 (\delta_{21}\theta_{A}=2.09\%)。
- 中心频率处的相对相移误差 (\delta_{21}\theta = 2.96\%)。

在 6 - 12 GHz 的倍频程带宽内，状态间的相移 (\Delta\theta(\omega)) 几乎平坦，最大相移偏差 (\Delta\theta_{max}=45.99)，最小相移偏差 (\Delta\theta_{min}=43.67)，平均相移 (\Delta\theta_{av}=44.83)，相移误差 (\epsilon_{\Delta\theta}=1.16)，相移变化为 (\Delta\theta(\omega)=44.83\mp1.16)。

对于 45° 相移，所提出的 3S - DPS 配置的损耗特性显示，状态 B 的损耗明显高于状态 A，但状态 B 的最大损耗仍小于 3 dB，是可以接受的。

6. 片上电感设计

片上无源组件在所需频段内的性能是在 SI 衬底中成功实现 3S - DPS 结构的关键因素，特别是高品质因数宽带电感的设计需要特殊考虑。

主要有四种片上电感拓扑结构：方形、六边形、八边形和圆形。圆形电感效率更高、性能更好，但由于工艺制造要求的限制，使用最少。因此，在 3S - DPS 设计中，更接近螺旋电感形状和性能的六边形电感被采用。

对于片上电感，采用了 Yue 和 Wong 开发的通用集总 π 模型，其等效电路包含多个参数：
- (L_{s})：设计电感的总电感。
- (R_{s})：电感的串联电阻，由金属电阻率以及趋肤和邻近效应产生。
- (C_{s})：电感螺旋与连接内部端点到外部电路的金属连接之间的电容耦合。
- (C_{ox})：电感金属与硅衬底之间的面积电容。
- (R_{si})：与硅衬底的耦合电阻，体现衬底的欧姆损耗。
- (C_{si})：硅衬底的耦合电容。

电感值可使用 Mohan 的方法粗略计算：
[L=\frac{\mu_{0}N^{2}D_{avg}\alpha_{1}}{2}\left(\ln\frac{\alpha_{2}}{\rho}+\alpha_{3}\rho+\alpha_{4}\rho^{2}\right)]
其中，(D_{avg}=\frac{D_{out}+D_{in}}{2})，(\rho=\frac{D_{out}-D_{in}}{D_{out}+D_{in}})，对于八边形电感，(\alpha_{1}=1.07)，(\alpha_{2}=2.29)，(\alpha_{3}=0)，(\alpha_{4}=0.19)。

影响电感品质因数的主要寄生元素是串联电阻 (R_{s})，其主要由金属电阻率产生的 (R_{s0}) 和趋肤效应相关部分组成：
- (R_{s0}=\frac{\rho l_{T}}{wt})，其中 (\rho) 是导线电阻率，(l_{T}) 是电感总长度，(w) 是电感金属宽度，(t) 是金属物理厚度。
- 趋肤深度 (\delta=\sqrt{\frac{2\rho}{\mu\omega}})，考虑趋肤效应后，(R_{s}=\frac{\rho l_{T}}{w t_{eff}})，其中 (t_{eff}=\delta(1 - e^{-t/\delta}))。

衬底耦合电阻 (R_{si}) 与硅的电导率有关，可近似为 (R_{si}=\frac{2}{l_{T}\times w\times G_{sub}})，其中 (G_{sub}) 是硅衬底的单位面积电导。串联电容 (C_{s}) 是电感输入和输出端口之间的耦合电容，较大的 (C_{s}) 会在高频时降低电感性能。

7. 数字移相器的实现与性能结果

在 MMIC 实现阶段，首先使用 TSMC 0.18 - µm CMOS 工艺设计套件（PDK）的实际组件生成理想设计的原理图，然后使用 cadence 电路模拟器分析原理图的电气性能。

对于 45°、90° 和 180° 的 3S - DPS 设计，通过上述设计算法确定组件值，并使用 TSMC 0.18 - µm CMOS PDK 设计电感和电容。通过优化可以改善由于 PDK 组件损耗和寄生效应（特别是电感有限 Q 值）导致的性能下降。

以下是不同相移设计的性能总结：
|相移|带宽（GHz）|相位扰动|RMS 相位误差|S21 损耗|
|----|----|----|----|----|
|45°|8.1 - 11.9|10%| - |2.5dB|
|90°|4.3 - 13.0|10%| - |4dB（4.3 - 13.0 GHz），2.7dB（7.5 - 13.0 GHz）|
|180°|4 - 13|<1%| - |<3.2dB|

与文献中其他数字移相器相比，所提出的 3S - DPS 拓扑具有更宽的带宽、更好的 RMS 相位误差和更低的损耗。例如，文献中的向量调制型数字移相器在 4.7 - 5.7 GHz 带宽内有 7° RMS 相位误差和 9 dB 损耗，而 3S - DPS 拓扑在 7.5 - 13.0 GHz 带宽内 RMS 相位误差为 4.9°，损耗小于 3.2 dB。

综上所述，所提出的对称晶格宽带宽相位范围数字移相器在性能上具有明显优势，通过合理的设计算法和组件优化，可以实现更优的移相性能和更低的损耗。在实际应用中，可根据具体需求选择合适的相移设计，并进一步优化组件参数以满足不同的性能要求。

8. 设计与性能的深入分析

在前面的内容中，我们详细介绍了对称晶格宽带宽相位范围数字移相器的设计、算法以及初步的性能结果。接下来，我们将对设计过程和性能进行更深入的分析。

8.1 设计算法的敏感性分析

设计算法中的参数选择对最终移相器的性能有着重要影响。例如，归一化角中心频率 (\omega_{0}) 和关断模式开关电容 (C_{off1a}) 的选择会直接影响到 (\eta) 和 (\mu_{B}) 的大小关系，进而决定是否需要重新调整参数。

当 (\omega_{0}) 增大时，(\eta) 的值会发生变化，可能会使 (\eta > \mu_{B}) 的条件更容易满足。但同时，(\omega_{0}) 的变化也会影响到其他组件的计算结果，如 (L_{p1}) 和 (L_{p2}) 等。同样，(C_{off1a}) 的减小会使 (R_{on1a}) 增大，进而影响 (\eta) 的值。

为了更直观地展示参数变化对设计的影响，我们可以进行参数扫描分析。例如，固定其他参数，改变 (\omega_{0}) 从 0.7 到 1.5，观察 (\eta) 和组件值的变化情况。通过这种分析，我们可以找到参数的最优取值范围，提高设计的稳定性和可靠性。

8.2 性能优化策略

虽然通过优化可以改善由于 PDK 组件损耗和寄生效应导致的性能下降，但我们还可以进一步探索其他优化策略。

• 组件匹配优化 ：在设计过程中，尽量使各个组件之间的参数匹配，减少不匹配带来的损耗和相移误差。例如，调整电感和电容的参数，使它们在工作频段内具有更好的性能。
• 布局优化 ：合理的布局可以减少组件之间的耦合和干扰，提高移相器的整体性能。在绘制布局时，应注意组件的排列方式和间距，避免不必要的信号干扰。
• 工艺优化 ：选择合适的工艺和制造技术可以改善组件的性能。例如，采用更高质量的材料或更先进的制造工艺，提高电感的 Q 值和电容的稳定性。

8.3 性能对比分析

与文献中其他数字移相器相比，所提出的 3S - DPS 拓扑具有明显的优势。为了更清晰地展示这种优势，我们可以绘制性能对比图表。

相移器架构	技术	带宽（GHz）	RMS 相位误差	S21 损耗
反射型相移器（文献 [15]）	0.6 - µm GaAs	6.1 - 6.3	17°	5.3dB
反射型相移器（文献 [16]）	0.6 - µm	5.15 - 5.7	1.5°	6.4dB
向量调制型相移器（文献 [17]）	0.6 - µm	4.7 - 5.7	7°	9dB
有源相移器（文献 [18]）	0.3 - µm	2.38 - 2.42	4°	2dB
3S - DPS 相移器（本文）	0.18 - µm	7.5 - 13.0	4.9°	<3.2dB

从图表中可以看出，3S - DPS 相移器在带宽、RMS 相位误差和 S21 损耗方面都具有较好的性能。特别是在带宽方面，明显优于其他相移器，这使得它在更广泛的应用场景中具有优势。

9. 应用前景与展望

对称晶格宽带宽相位范围数字移相器在无线通信、雷达系统等领域具有广阔的应用前景。

在无线通信中，移相器可以用于波束赋形技术，通过调整天线阵列中各个天线的相位，实现对信号的定向传输和接收，提高通信质量和覆盖范围。在雷达系统中，移相器可以用于控制雷达波束的方向，实现对目标的精确探测和跟踪。

随着无线通信和雷达技术的不断发展，对移相器的性能要求也越来越高。未来，我们可以进一步研究和改进对称晶格宽带宽相位范围数字移相器的设计，提高其性能和可靠性。例如，探索新的电感和电容结构，提高组件的品质因数；研究更先进的优化算法，实现更精确的组件参数调整。

同时，我们还可以将移相器与其他组件集成在一起，实现更复杂的功能。例如，将移相器与功率放大器集成，提高系统的整体性能和效率。

10. 总结

本文详细介绍了对称晶格宽带宽相位范围数字移相器的设计、算法、实现和性能分析。通过从状态 B 的交叉臂阻抗开始设计 3S - DPS，并提出了相应的设计算法，我们可以实现不同相移的数字移相器设计。

在设计过程中，我们需要考虑多个参数的影响，如归一化角中心频率、关断模式开关电容等，并通过优化策略提高移相器的性能。通过与文献中其他数字移相器的对比，我们可以看到所提出的 3S - DPS 拓扑具有更宽的带宽、更好的 RMS 相位误差和更低的损耗。

对称晶格宽带宽相位范围数字移相器在无线通信和雷达系统等领域具有重要的应用价值，未来还有很大的发展空间。我们相信，通过不断的研究和改进，这种移相器将在更多的领域得到应用，为相关技术的发展做出贡献。

以下是整个设计与分析过程的 mermaid 流程图总结：

graph TD
    A[开始设计] --> B[输入设计参数]
    B --> C[计算主要参数 μA 和 μB]
    C --> D[计算归一化电阻和电容值]
    D --> E[计算串联臂电感 Lp1]
    E --> F[计算 η]
    F --> G{η > μB?}
    G -- 是 --> H[计算 XbB 和 XaB]
    G -- 否 --> B
    H --> I[计算 Lp2 和 Cp1]
    I --> J{组件值是否合理?}
    J -- 是 --> K[计算 Cp2]
    J -- 否 --> L[重新设计开关]
    L --> I
    K --> M{组件值是否合理?}
    M -- 是 --> N[计算实际组件值]
    M -- 否 --> O[重新设计开关]
    O --> K
    N --> P[绘制原理图和布局]
    P --> Q[使用模拟器分析性能]
    Q --> R{性能是否满足要求?}
    R -- 是 --> S[完成设计]
    R -- 否 --> T[优化组件参数]
    T --> Q

通过这个流程图，我们可以清晰地看到整个设计过程的步骤和决策点，有助于更好地理解和实施对称晶格宽带宽相位范围数字移相器的设计。