26、RSFQ技术：电路与系统解析

RSFQ技术：电路与系统解析

1. RSFQ逻辑运算特性

RSFQ逻辑的高速特性使得加法和乘法运算既可以采用并行操作，也能使用串行操作，且性能不会有大幅下降。若这两种操作按位流水线处理（即无进位传播），那么电路复杂度和执行时间可以直接进行权衡。

例如，一个N位×M位的乘法运算需要N×M次加法操作，这些操作可以通过在N个时钟周期内进行M次加法来完成，也可以在一个时钟周期内完成N×M次加法。以16位乘累加器为例，并行实现需要256个全加器，而串行实现仅需33个进位保存加法器（CSA）。当内部时钟频率为32 GHz时，串行实现的吞吐量可达1 GHz。还可以设计中间权衡方案，如在4个时钟周期内使用64个加法器。这种权衡体现了RSFQ高速比特率带来的设计灵活性。

2. RSFQ芯片I/O面临的挑战

RSFQ电路与现成组件的接口存在额外的复杂性，这主要归因于高总数据速率、技术的低温特性以及RSFQ的低电平信号。将数据传入或传出RSFQ芯片的一种方法是进行时分复用/解复用。数据的复用/解复用可以同步或异步进行，这取决于数据源和目的地之间是否需要时钟恢复。低电平超导数字信号可以适当放大，以便定制的半导体数字放大器能提供标准发射极耦合逻辑（ECL）电平的输出。此外，使用片上电光技术可能实现直接高速数据I/O。在许多情况下，RSFQ系统的分区可能涉及使用超导多芯片模块，它能实现芯片间数十Gb/s的直接数据传输。最终，包含RSFQ芯片或多芯片模块（MCM）的低温封装与冷却装置和I/O路径接口，决定了最终的冷却要求。

3. 复用器和解复用器

• T2型B触发器用作解复用器 ：第3.3.2节