stm32中断学习篇(1)——以定时器为例

本文介绍了STM32中断系统的基础知识,包括ARM Cortex-M3内核的中断特性、STM32的NVIC结构以及中断优先级配置。以定时器TIM2为例,详细阐述了中断初始化步骤,包括设置抢占优先级、子优先级及中断使能,同时解释了中断处理流程,如中断标志位的设置和清除。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

ARM coretex_m3内核支持256个中断和可编程256级中断优先级设置。
Stm32的NVIC是coretex_m3的NVIC的子集。
Stm32目前支持84个中断和16级可编程中断优先级。仅使用中断优先级设置8位中的高四位。
每个中断对应一个外围设备,每个外围设备包括许多个引起中断的中断源或中断事件。这些中断源与中断事件都要通过指定的中断通道向内核申请中断。中断通道的优先级确定设备整体的优先级,而设备本身的多个中断执行顺序由用户的中断服务程序决定。

Stm32的68个外部中断通道固定分配给相应的外部设备。每个终端通道都具备自己的中断优先级控制字节PRI_n(8位,用高四位),每四个通道构成一个32位优先级寄存器。总共17个32位的优先级寄存器。

抢先优先级和子优先级

上表中断优先级寄存器的配置需在初始化时写入到一个32位寄存器AIRC(Application Interrupt and Reset Control Register)的第[10:8]这三位中,这三位叫做PRIGROUP。

假如写入的是0x04(即011)到PRIGROUP中,则有8个抢先式优先级和两个子优先级。
当上电Reset后,寄存器AIRC中的PRIGROUP值为0,既有16个抢先优先级,无子优先级。

PRIGROUP

对于某一个外部中断通道,有相应的控制字和控制位,用于单独的和总的控制该中断通道:
中断优先级控制字:PRI_n;
中断允许设置位:在ISER寄存器中;
中断允许清除位:在ICER寄存器中;
中断悬挂pending位置位:在ISER寄存器中;
中断悬挂pending为清除:在ICER寄存器中;
正在被服务的中断标志位:在IABR寄存器中。只读,用来了解当前内核正在处理哪个中断通道。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值