hi94的博客

构建一个极简的 DPU Platform添加MIPI+Demosaic+VDMA 通路

本文包括：使用 kv260 官方代码构建 DPU。使用 vivado 创建自定义平台，修改官方代码构建 DPU。构建 DPU 的 Makefie 解析。一些重要概念的解释。

介绍 PYNQ 的时钟驱动框架。使用 PYNQ 加载 bit 后，发现 PL_CLK 的输出值不准确。Vivado IDE 中，ZU 时钟输出 DIV2 似乎并未生效。通过 PYNQ Clocks 类，可以动态调节 PL_CLK 输出。

本文分享在 PYNQ 框架下，AXI VDMA 驱动的部分实现细节，重点分析帧缓存的管理和使用。重点分析了 _FrameCache 和 _FrameList 类的实现与功能。这些类用于管理帧缓存，包括内存分配、帧获取、所有权管理等操作，确保高效的视频数据处理和传输。

基于 KV260 + PCAM_5C 构建视频通路，通过 PYNQ 可视化图像，用以进一步处理图像数据，从 MIPI 至图像数据，包括如下要点：在 PYNQ 下通过 IIC 配置 OV5640配置 MIPI CSI-2 Rx subsystem 经验汇总AXI4-Stream 基础设施配置 Sensor Demosaic经验汇总配置 AXI VDMA经验汇总Sensor OV5640 时钟树图像数据流波形抓取

本文讨论在 PYNQ 框架下，使用 Python 驱动 Vitis HLS Kernel。使用 Registermap 也可以完成驱动，即直接操作所有寄存器。通过Python 方式编写的驱动更直观，可以理解为对Registermap 的封装。Registermap 和Python 驱动，底层都是调用 MMIO 的读写。

在本系列学习笔记中，我们探讨了 Vitis Accelerated Libraries 和 OpenCV 的结合使用，强调了 OpenCV 在运行 Vitis Vision 库示例设计和验证用户测试平台算法中的重要性。通过详细的安装指南和实例测试，我们展示了如何将 OpenCV 集成到 Vitis Vision 库的工作流中，并利用其强大的函数库来创建和验证测试用例。

Vitis Vision 库为基于 FPGA 和 AI 引擎的计算机视觉应用提供了强大的支持。它通过一系列优化的内核，覆盖从基本的图像处理操作到高级的图像分析和特征检测。开发者可以利用这些内核来执行色彩转换、像素运算、几何变换等任务，同时享受硬件加速带来的性能优势。Vitis Vision 的设计允许开发者在保持与传统 C/C++ 程序兼容的同时，使用高性能的图像处理函数。这个库的多样性和灵活性使其成为在现代图像处理和机器视觉领域中不可或缺的工具，特别是在需要处理大量数据和实时性要求高的应用场景中。

本文分享 ubuntu 环境下 Xilinx XRT 与 OpenCV 的安装指南。

本文档提供了Vision库的组织结构和详细分类介绍，包括各级目录（L1、L2、L3）下的示例代码、测试、库文件等的详细说明。此外，还包括了TCL和Makefile脚本的解析，这些脚本是在项目开发过程中用于自动化构建和测试的重要工具。TCL脚式主要用于设置环境变量、项目参数、添加文件、设置FPGA部件和时钟，以及条件执行仿真、综合等任务。而Makefile脚本则涉及到设置项目变量、检查环境配置、生成配置文件、编译和运行指令等。

VVAS学习笔记之--Xilinx VCU 主要参数

vvas_xfilter 是GStreamer 的一个通用插件。基础设施插件具备通用的4个接口。在4个 API Kernel 中，实现自己的硬件加速内核。从底层理解 GStreamer 与 vvas_xfilter 的结构关系。

GStreamer处理RTSP流，深入了解流媒体技术的工作原理，开发复杂的多媒体应用，优化流媒体性能，具备跨平台开发能力，解决实际问题。在实际应用中，RTSP流处理对于安防监控、远程医疗和在线教育等领域至关重要。通过创建GMainLoop对象、添加事件源和处理GStreamer事件，可以构建具有高效处理实时音视频数据能力的应用程序，提高流媒体的稳定性和质量，为未来的嵌入式视频推流和智能硬件传感器应用奠定基础。

Vitis AI 环境搭建 & KV260 PYNQ 安装 & 要点总结

本文详细介绍了使用KV260视觉AI套件中的DPUCZDX8G深度学习处理单元（DPU）的环境搭建和开发流程。DPUCZDX8G是专为Zynq UltraScale+ MPSoC设计的，优化了卷积神经网络的计算引擎，支持广泛的运算符，使其成为执行AI推理任务的强大工具。文章从DPU的基本原理出发，解释了其工作机制，包括如何从片外存储器中提取指令以及如何在片上存储器中高效处理数据。

在这个总结中，我们探讨了Resnet50，这是一个由50层构成的深度卷积神经网络，它在图像识别任务中表现出色。通过“残差学习”的创新设计，Resnet50解决了深度网络训练中的退化问题，使得网络能够通过增加更多的层来提高性能，而不会增加训练难度。我们还分析了如何在Xilinx Zynq平台上使用VART运行Resnet50模型的代码，包括模型加载、数据预处理、异步推理和结果分类。这个过程展示了如何利用Zynq芯片的强大功能，将深度学习应用于边缘计算，为各种行业，特别是高级驾驶辅助系统（ADAS）等应用。

在这个快速发展的技术世界中，Zynq SoC芯片的出现无疑是一次革命性的进步。它将ARM处理器的强大计算能力与FPGA的灵活性完美结合，为工业控制和视觉AI应用带来了前所未有的便利。通过Zynq，开发者可以在同一芯片上同时进行软件和硬件的开发，这不仅简化了开发流程，还显著提高了效率。