hi94的博客

本文介绍 XRT 主要功能：FPGA Image 下载：Download Accelerator Binaries onto Platform数据搬运：Data movement between Host and Accelerators执行管理：Trigger, Sequence and Synchronize Computations板卡管理：Board Recovery, Debug, Power Management

本文以官方 AIE/Feature_Tutorials/09-debug-walkthrough/ 示例为基准，在 VD100 硬件平台上实现 Linux 开发 AIE，并分析自动化脚本。

本文以官方 A to Z Bare-metal Flow 为基准，在 VD100 硬件平台上实现的例子。包含如下内容：申请 AIE License创建 Vivado 可扩展平台（XSA）创建 Vitis 平台（XPFM）创建 AIE 应用创建 HLS 应用系统集成：VPP 链接 pl_app、aie_app创建 ps_app 应用系统集成：打包生成 sd_card.img在 VD100 硬件平台上运行Vitis2024.2界面介绍aie Build reportaie Run re

本文介绍几款 xilinx 调试工具使用方法：ChipScoPy 的安装和使用。XSDB。Python CLI。

本文分享学习Versal器件的一些经历记录，记录Versal初次使用过程：PL点灯构建CIPSsystem搜集了一些技术信息和参考资料

本文主要分享三方面内容：DPU 脚本v++ 命令impl 策略

选购一款专用于 Vitis 和 Vivado 开发的主机，Vivado 的编译速度很大程度上取决于 CPU 的单核性能，尤其是在布线和综合阶段，最终选择一款迷你主机，不考虑使用独显，核性数一般即可。按照 Single Thread Performance 对比即可，挑选一款最佳性价比产品。对比 Ubuntu 22.04 和 Ubuntu 20.04 运行 Vivado 的兼容性。

这篇文章主要讲述了在 KV260 上使用 Jupyter Lab 进行 U 盘挂载 和 数据传输 的具体操作步骤。以下是关键点：查看 USB 设备：使用 lsusb 命令查看连接的 USB 设备信息。查看 U 盘设备节点：使用 fdisk -l 命令查看 U 盘的设备节点和分区信息。挂载 U 盘：提供了将 U 盘挂载到常规目录和 PYNQ 主目录的具体命令。查看挂载状态和卸载 U 盘：使用 df 命令查看挂载状态，并提供卸载 U 盘的命令。

我希望通过文章进行技术交流，与更多志同道合的朋友分享我的心得和体会。未来，我希望继续在技术创作的道路上前行，不断提升自己的技术水平和创作能力。创作已经成为我生活的一部分。通过合理安排时间，我能够在工作之余抽出时间进行创作，记录下自己的技术成长和心得体会。通过创作，我结识了许多志同道合的领域同行，大家在技术交流中互相学习，共同进步。在这段时间里，尽管还有很多需要学习和提升的地方，我还是取得了一些小小的进步。

2024 年 4 月 9 日，德国纽伦堡（国际嵌入式展）——AMD宣布推出第二代 Versal AI Edge 系列和第二代 Versal Prime 系列自适应 SoC。AMD 预计于 2025 年上半年提供第二代 Versal 系列芯片样片，随后于 2025 年年中提供评估套件及系统模块（ SOM ）样品，并预计于 2025 年末提供量产芯片。

此外，中国的创业环境也受到了大企业的影响。在边缘计算模式下，数据的处理发生在数据生成的地点或其附近，这大大减少了数据传输和处理的延迟，使得系统能够实时响应外部事件。嵌入式边缘计算是一种在数据产生地点近距离进行高效、实时处理的计算模式，它利用了传统嵌入式系统的专用性、实时性和可裁剪性，同时利用边缘计算的本地化处理优势，为各种应用场景提供了快速响应、低延迟和低功耗的解决方案。通过将数据处理能力带到设备本身或设备近端，嵌入式边缘计算能够优化诊断仪的性能，提高数据处理的速度和效率，同时保证数据的安全性和隐私。

同属3.4系列同属嵌入式应用方向，MIPI接口尺寸相同最高帧率和分辨率不同型号H x V尺寸帧率长宽比IMX2961/2.9604:3IMX297728 x 5441/2.91204:3。