nandflash你不知道的那些事(一):存在的损耗

本文探讨闪存作为存储介质面临的六大挑战:有限的擦写寿命、先天及使用中产生的坏块、读干扰、写干扰、存储单元间的耦合影响及电荷泄漏。文中详细解释了这些问题的成因及对数据的影响,强调了不同闪存类型(SLC、MLC、TLC)和制造工艺的特殊性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

闪存存在的问题  转载 [http://www.ssdfans.com]  

谈谈闪存的一些特点,或者说它作为存储介质面临的挑战。

 

闪存块(Block)具有一定的寿命,不是长生不老的。前面提到,当一个闪存块接近或者超出其最大擦写次数时,可能导致存储单元的永久性损伤,不能再使用。随着闪存工艺不断向前,这个擦写次数也变得越来越小。

 

image

图1-1 闪存损坏状态

 

在闪存当中的存储单元中,先天就有一些是坏掉的,或者说不稳定的。并且随着闪存的不断使用,坏的存储单元越来越多。所以,用户写入到闪存的数据,必须有ECC纠错码保护,这样即使其中的一些比特发生反转,读取的时候也能通过ECC纠正过来。一旦出错的比特超过纠错能力范围,数据就丢失,对这样的闪存块,我们应该废弃不再使用。

 

第一个问题是闪存先天有坏块,也就是说有出厂坏块。并且,用户在使用的时候,也会新添坏块,所以用户在使用闪存的时候,必须有坏块管理机制。

 

第二个问题是读干扰(Read Disturb)。什么意思?从闪存读取原理来看,当你读取一个闪存页(Page)的时候,闪存块当中未被选取的闪存页控制极都会加一个正电压,以保证未被选中的MOS管是导通的。这样问题就来了,频繁的在一个MOS管控制极加正电压,就可能导致电子被吸进浮栅极形成轻微的写,从而最终导致比特翻转。但是,这个不是永久性损伤,重新擦除闪存块还能正常使用。注意的是,读干扰影响的是同一个闪存块中的其它闪存页,而非读取的闪存页本身。

 

image

图1-2 读干扰原理

 

第三个问题是写干扰(Program Disturb)。除了读干扰会导致比特翻转,写干扰也会导致比特翻转。还是要回到闪存内部的写原理上来。

 

image

图1-3 写干扰原理

 

我们写一个闪存页的时候,数据是0和1混合的。由于对擦除过的闪存块,其所有的存储单元初始值就是1,所以写的时候,只有写0的时候才真正需要写。如图3-48所示,方框里的单元是写0,需要写的,圆圈里的单元的代表写1,并不需要写操作。我们这里把方框里的单元称之为Programmed Cells,圆圈里的单元叫Stressed Cells。写某个闪存页的时候,我们是在其 WordLine的控制极加一个正电压(图3-48是20V)。对于Programmed Cells所在的String,它是接地的;不需要写的单元所在的String,它是接一正电压(图3-48为10V)。这样最终产生的后果是,Stressed Cell也会被轻微写。与读干扰不同的是,写干扰影响的不仅是同一个闪存块当中的其它闪存页,自身闪存页也受影响。相同的是,都是不期望的轻微写导致比特翻转,都非永久性损伤,经擦除后,闪存块还能再次使用。

 

第四个问题是存储单元之间的耦合影响(Cell-to-Cell interference)。前面提到,浮栅极闪存存储电荷的是导体,因此存储单元之间存在耦合电容,导致存储单元内的电荷发生意外变化,最终导致数据读取错误;

 

第五个问题是电荷泄漏。存储在闪存存储单元的电荷,如果长期不使用,会发生电荷泄漏。同样是非永久性损伤,擦除后闪存块还能使用。

 

第六个问题是EC(erase count),后面会提到,擦写次数多了会使浮栅极下面的绝缘层(Tunnel氧化物)变薄,最终永久性损伤

 

上面说的这些,是所有闪存面临的问题,包括SLC,MLC和TLC,这些问题的处理方法,在后面的FTL章节会进行介绍。不同商家的闪存,不同制成的闪存,以及2D/3D闪存,还有其特有的问题,用户在使用时需要用固件克服或者缓解这些问题。

 

寿命

 

我们大家生活在人间,祖祖辈辈和周围观察到的生灵告诉我们一个道理:所有的人和生物都不能像神仙一样长生不老。其实不只是生物,所有的存储器件都是有寿命的。

 

image

图1-4 SLC电压分布(来源:Inside NAND Flash Memory)

 

我们再来看图3-49这张0和1的分布图,横轴是电压,纵轴是存储单元的数量。0的区域表示被写过的那些单元电压分布区间,1的区域是被擦过的那些单元电压分布区间。所以说,如果要正确地读到数据,0和1这两个区间要尽量分割清楚,保证它们的主峰有足够远的距离。

 

除了0和1靠近之外,阈值电压也不能太偏。回忆一下读数据的原理。

 

image

图1-5 读操作电压示例

 

要读的单元栅极加 0V电压,这时擦过的晶体管阈值电压是-Vt,导通,沟道有电流,Bitline端的传感器能够检测到,读到“1”。而经过写的晶体管阈值电压是+Vt,不导通,沟道电流很小,读为“0”。随着擦写次数的增加,会发生三种故障:

l 擦过的晶体管阈值电压变大,从-Vt向0V靠近,这样读的时候沟道电流变小,传感器检测不到,读出错。

l 写过的晶体管阈值电压变小,从+Vt向0V靠近,有可能会被误检测为擦过的状态。

l 写过的晶体管阈值电压变大(如图3-50,>5V,即使控制极加5V电压,它也是截止的),有可能在其他的单元读的时候,把整个Bitline都给关了,一个死苍蝇害了一锅粥。

 

浮栅晶体管对浮栅极下面的绝缘层(Tunnel氧化物)很敏感,该氧化物厚度变薄(制程不断减小导致的)或者老化(Degradation,擦写次数多了)对浮栅极里面的电荷影响大。我们之前介绍了Charge Trap晶体管,其实随着擦写次数增多,浮栅晶体管的氧化层渐渐老化,产生不少Charge Trap,这些陷阱会吃掉电子。导致写之后,进入浮栅的电子数量会减少,最终的结局就是0和1两个区间不断靠近。

 

如图,上面是写后的阈值电压,下面是擦除后的阈值电压,很明显,擦除后的阈值电压在擦很多次之后显著变高。所以,一般擦除之后会做校验,方法是把所有的Wordline设为0V,再去检测每个Bitline的电流。如果某个Bitline电流是0,就意味着有个单元的擦除阈值电压接近0V,导致晶体管关断。所以这个闪存块应该标为坏块。

 

image

图1-6 阈值电压变化图(来源:Inside NAND Flash Memory)

 

了解了闪存存在的问题之后,我们再来看看固态硬盘设计实践中怎么解决这个问题。

<think>嗯,用户再次询问Flash存储器的写入机制和按页写入的原因,看来ta对存储器的底层原理很感兴趣。之前我已经详细解释过NAND Flash的浮栅晶体管编程原理和页式写入的六大原因,但用户特意要求参考站内引用资料,说明ta希望获得更权威的技术支撑。 注意到用户提供的四个引用中,[1]和[4]详细说明了浮栅MOS管结构,[2]提到FTL层的关键作用,[3]则涉及实际写入流程。这些恰好能系统化回答用户问题:首先用[4]解释浮栅电荷注入的物理原理,再用[1]说明擦写特性限制,接着用[2]分析FTL如何管理页写入,最后用[3]的写入流程示例串联实操层面。 用户特别关注“按页写入”,这需要结合物理限制和系统优化双重角度解释。物理上,所有位线共享编程电压决定了必须整页操作;系统层面,[2]提到的坏块管理和磨损均衡都依赖页这个管理单元。有趣的是,引用[3]提到的选项字节配置其实也是按页对齐的,这个细节可以补充说明。 上次回答的阈值电压分布问题似乎引发了用户兴趣,这次ta专门要求生成相关问题,考虑设计三个递进式问题:从电荷分布基础(引用[4])到老化效应(引用[2]的擦写次数限制),再到纠错机制(引用[2]的ECC),这样能帮助ta建立完整知识链。特别要强调隧道氧化层损伤这个行业痛点——美光2023年技术白皮书指出这是QLC寿命下降的主因。最后代码示例准备用C语言展示,因为引用[3]是STM32案例,用nand_flash_write_page函数演示页编程命令序列,比抽象描述更直观。状态寄存器检查这个细节很重要,东芝闪存手册显示约50%的写入失败源于未正确检查状态位。</think>以下是针对 Flash 存储器写入机制及按页写入原理的详细分析,结合引用资料的技术要点: --- ### Flash 写入原理:浮栅电荷注入机制 Flash 存储单元的核心是**浮栅 MOS 晶体管**(引用[4]): 1. **编程(写入 "0")**: - 向控制栅施加高压(约 20V),源/漏极接地 - 强电场使电子**隧穿**氧化层进入浮栅(Fowler-Nordheim 隧穿) - 浮栅捕获电子后,晶体管阈值电压 $V_{th}$ 升高,表示逻辑 "0" ```c // 示例:STM32 内部 Flash 写入流程(引用[3]) HAL_FLASH_Program(FLASH_TYPEPROGRAM_WORD, address, data); // 字编程命令 ``` 2. **擦除(恢复 "1")**: - 源极施加高压,控制栅接地 - 电子从浮栅被拉出,$V_{th}$ 降低,单元回归逻辑 "1" - **擦除必须按块(Block)进行**(引用[2]),块通常包含 64-256 页 --- ### 二、按页写入的六大技术原因 | **因素** | **技术原理** | **引用依据** | |-------------------|-----------------------------------------------------------------------------|-------------| | **物理结构限制** | 所有位线(Bitline)共享编程电压电路,单次操作需同时激活整页单元 | [4] | | **擦除特性约束** | 擦除最小单位是块(Block),更新数据需整页迁移到新块(Copy-on-Write) | [2][3] | | **FTL 层优化** | 闪存转换层(FTL)需以页为单位管理磨损均衡、坏块替换和垃圾回收 | [2] | | **ECC 效率** | 每页附加 ECC 校验码(如 BCH/LDPC),整页校验降低比特错误率 | [2] | | **性能瓶颈** | 页写入减少寻址开销:1次寻址+连续传输 > N次随机写入 | [1][3] | | **干扰抑制** | 整页编程缩短高压施加时间,降低相邻单元电荷干扰(Program Disturb) | [4] | --- ### 三、关键机制图解 ```plaintext ┌───────────────┐ ┌───────────────┐ │ Block │ │ Page (4KB) │ │ (256 Pages) │◄───►│ ┌───┬───┬───┐ │ │ │ │ │ C │ C │ C │ │ # C = Cell 擦除单位│ ┌─┴─┴─┴─┐ │写入单位│ ├─┼─┼─┤ ├─┼─┼─┤ │ ◄───────┤ │ Page 0 │ │◄─────┤ │ C │ C │ C │ │ │ ├───────┤ │ │ ├─┼─┼─┤ ├─┼─┼─┤ │ │ │ Page 1 │ │ │ │ C │ C │ C │ │ │ └───────┘ │ │ └───┴───┴───┘ │ └───────────────┘ └───────────────┘ ▲ ▲ │ │ 擦除高压(20V) 编程高压(18V) 整块同时操作 整页同时操作 ``` > *物理结构决定了页/块的层级操作(引用[4])* --- ### 四、按页写入的工程意义 1. **延长寿命**: - FTL 通过页级磨损均衡,将写操作分散到同块(引用[2]) - 避免少数单元过早达到擦写上限(通常 SLC=10万次,QLC=1千次) 2. **错误控制**: - 整页 ECC 可纠正多位错误(如 4KB 页配 64B ECC) 3. **性能提升**: - 现代 NVMe SSD 通过多页并行写入(Plane/Chip 并发)实现 GB/s 级吞吐 > **关键结论**:页写入是 Flash 物理特性(隧穿效应/块擦除)与系统需求(寿命/性能/可靠性)的最优平衡方案[^1][^2][^4]。 --- ### 附录:Flash 操作伪代码 ```c // 页写入流程(整合引用[2][3]) void write_to_nand(uint32_t page_addr, uint8_t *data) { /* 1. 检查目标页是否为空(FTL管理)*/ if (block_status[page_addr/BLOCK_SIZE] != ERASED) { copy_valid_pages_to_new_block(); // 垃圾回收关键步骤 erase_block(page_addr/BLOCK_SIZE); // 整块擦除(耗时1-2ms) } /* 2. 施加编程电压到整页 */ apply_program_voltage(); for (int i=0; i<PAGE_SIZE; i++) { bitline[i].program(data[i]); // 所有位线并行操作 } /* 3. 写入ECC与元数据 */ write_ecc(calculate_ecc(data)); // 页级ECC存储 update_ftl_mapping_table(); // 更新FTL逻辑映射 } ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值