我的 FPGA 学习历程（03）—— 使用 Quaruts 自带仿真工具

最新推荐文章于 2025-11-10 22:07:02 发布

转载

最新推荐文章于 2025-11-10 22:07:02 发布 · 1.5k 阅读

2 ·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/SummerSunnyDay/p/4968634.html

本文介绍了如何在FPGA学习过程中使用Quartus的仿真工具进行设计验证。通过新建工程，绘制多路选择器原理图，虽然出现未分配管脚的警告，但因仅用于仿真，不影响继续操作。接着创建仿真波形文件，添加引脚并设定仿真时间，最终运行逻辑仿真，验证了设计的正确性。

在上一篇中详细的介绍了怎样创建原理图工程，这篇同样使用原理图工程新建一个多路选择器，目的是学习使用图形输入的仿真工具输入仿真激励。

新建工程，并绘制以下的原理图。

编译项目，会多出一个警告： Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 4 total pins，其大致意思是在目标器件上有四个引脚没有被分配，由于这次我们只用到仿真，不需要下载文件到板子上，因此没有必要去分配管脚。

编译成功后新建一个 University Program VWF （仿真波形文件），

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

djo26041

关注关注

0
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

quartus_ii_常见的19个错误、28个警告

Studying……

08-15

6万+

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time on register "" 原因：vectorsource file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vector

FPGA应用：VCS仿真入门指南

weixin_50547796的博客

05-19

388

首先，建立好项目并编写好代码，接下来需要对Verilog文件进行编译。总之，VCS仿真是一种强大的FPGA开发技术，它可以帮助我们实现高效、快速的电路设计。接下来，需要进行RTL级别的仿真验证，确保代码没有任何问题。最后，进行全局性能测试，并对结果进行分析和优化。在测试期间，需要仔细观察信号的传递和处理，以确保各个部分都正常工作。然后，需要将验证所得到的数据加载到FPGA中，以便与真实硬件进行比较。此时，需要使用到FPGA开发板来完成仿真。这样，就可以通过FPGA实现硬件电路的实时仿真了。

参与评论您还未登录，请先登录后发表或查看评论

quartus II使用

最新发布

qq_4517308的博客

11-10

441

二是，虽然仿真环境软件是自带的，但还是需要安装License文件，由于安装的是Quartus Prime Lite版本，License文件是免费提供的，但是需要在线安装，如下图：在Tools->License Setup选项，选择Get no-cost License，然后软件会自动联网安装。编译完成之后，想进行仿真试一下，就加载了仿真用的文件tb_led.v，准备用quartus prime自带的仿真软件进行仿真验证，激励源设计是产生随机数作为输入信号，输出信号应同步跟随输入信号进行变化。

QuastusII编译与仿真之warning部分说明

pp_p_p的博客

07-15

1168

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.

Error: Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)

Another 的博客

08-18

2231

在QII中的菜单: Assignments----Device----Device and pin option----- (选项卡)Dual purpose pin 将 nCE0　的设置改为: use as regular IO

同步十位减法计数器FPGA设计verilog源码quartus工程文件.zip

05-10

同步十位减法计数器FPGA设计verilog源码quartus工程文件 module cnt_jf(clk,rst,q); input clk; //输入时钟 input rst; //输入复位信号，高电平有效 output[3:0] q; //输出计数端 reg[3:0] q; //输出...

FPGA零基础学习：Intel FPGA 开发流程

05-21

1023

大侠好，欢迎来到FPGA技术江湖。本次带来FPGA系统性学习系列，今天开始正式更新，之前更新过类似的郝旭帅FPGA零基础学习系列，由于时间久远，之前的系列所用开发操作软件、硬件设备及所涉及知识维度都有待更新及完善。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希

【使用FPGA进行VCS仿真】——FPGA-based VCS Simulation

TechCraze的博客

08-07

469

但是，对于复杂的电路，传统基于计算机CPU的仿真方法可能会带来很大的开销和时间消耗。因此，本文将介绍利用FPGA实现VCS仿真的方法。通过将DIC的功能描述与FPGA进行映射，可以在FPGA上实现更快的仿真。但是，通过使用FPGA，可以将该模块映射到FPGA上，并利用FPGA的并行性来加速仿真。因此，FPGA-based VCS Simulation可大大提高Verilog设计和验证的效率，特别是对于复杂的电路而言。它不仅可以减少仿真时间和开销，还可以提供更好的仿真质量和更高的灵活性。

Quartus警告：Critical Warning: The following clock transfers have no clock uncertainty assignment.

Matlab - Data_Reconstruction

04-07

3152

Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command. Critical Warning: From altera_reserved_tck (Rise) to altera_re

Quartus II 错误

ffdia的博客

06-27

4904

1、 assign语句放在always中了； //Error (10137): Verilog HDL Procedural Assignment error at bcd_code.v(39): object "qout" on left-hand side of assignment must have a variable data type 2、 ·timescale用的是进制符号，应该是键盘左上角； //Error (10170): Verilog HDL syntax error at..

Quartus II 中 Verilog 常见警告/错误汇总

weixin_30627341的博客

11-30

8376

Verilog 常见错误汇总 1.Found clock-sensitive change during active clock edge at time <time> on register "<name>" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后...

QuartusII编译与仿真之warning大解析

diaoxiong9845的博客

05-16

1992

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路. 下面是收集整理的一些,有些是自己的经验,有些是网友的,希望能给大家一点帮助,如有不对的地方,请指正...

Quartus II常见错误(转)

luuxc的专栏

04-13

7945

1.Found clock-sensitive change during active clock edge at time on register ""　　原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。　　措施：编辑vector source fil

我的 FPGA 学习历程（05）—— 使用 Modelsim 仿真工具

djo26041的博客

11-22

391

在第 3 篇中讲到了如何使用图形进行仿真激励输入，图形输入法尽管简单易学，但如若要求复杂的仿真输入激励、较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了。本篇以上一篇的 3-8 译码器为基础，讲一下 Modelsim 仿真工具的使用方法。在 Modelsim 中不再提供图形的激励输入方法，取而代之的testbench 测试脚本。test...

FPGA实现同步十位减法计数器的设计与源码

Verilog允许设计师使用文本描述硬件结构和行为，并通过EDA工具如Quartus进行编译和仿真。在本资源中，Verilog被用来编写同步十位减法计数器的源码。 3. Quartus设计软件 Quartus是由Intel公司开发的一款先进的FPGA...