FPGA Block RAM自动推断

FPGA Block RAM自动推断及使用配置
最新推荐文章于 2025-10-27 10:22:34 发布
原创 最新推荐文章于 2025-10-27 10:22:34 发布 · 3.2k 阅读 · 15 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#FPGA #blockram #自动推断 #verilog #zynq

本文探讨了Xilinx 7系列和UltraScale+ FPGA中Block RAM的配置方式，强调18Kb和36Kb作为基本单元。通过设计RTL代码，可以自动推断使用18Kb/36Kb单元，实现跨平台兼容性。实验验证了不同配置下的Block RAM使用情况，如单端口、简单双端口和真双端口RAM，以及字和字节操作。此外，还比较了Block RAM型FIFO与内置FIFO的区别，并提出了Block RAM的最佳使用建议。

#FPGA Block RAM自动推断

首先看一下摘自UG的资料：

  • Xilinx 7 series
  • The block RAM in Xilinx@ 7 series FPGAs stores up to 36 Kbits of data and can be
    configured as either two independent 18 Kb RAMs, or one 36 Kb RAM. Each 36 Kb block
    RAM can be configured as a 64K x 1 (when cascaded with an adjacent 36 Kb block RAM),
    32K x 1, 16K x 2, 8K x 4, 4K x 9, 2K x 18, 1K x 36, or 512 x 72 in simple dual-port mode.
    Each 18 Kb block RAM can be configured as a 16K x 1, 8K x2 , 4K x 4, 2K x 9, 1K x 18 or
    512 x 36 in simple dual-port mode.
  • 18, 36, or 72-bit wide block RAM ports can have an individual write enable per byte.
    This feature is popular for interfacing to a microprocessor.
  • Xilinx ultrascale+
  • The block RAM in UltraScale architecture-based devices stores up to 36 Kbits of data and
    can be configured as either two independent 18 Kb RAMs, or one 36 Kb RAM. Each
    block RAM has two write and two read ports. A 36 Kb block RAM can be configured with
    independent port widths for each of those ports as 32K x 1, 16K x 2, 8K x 4, 4K x 9, 2K x 18
    or 1K x 36 (when used as true dual-port (TDP) memory). If only one write and one read port
    are used, a 36 Kb block RAM can additionally be configured with a port width of 512 x 72
    bits (when used as simple dual-port (SDP) memory). An 18 Kb block RAM can be configured
    with independent port widths for each of those ports as 16K x 1, 8K x 2, 4K x 4, 2K x 9 or
    1K x 18 (when used as T DP memory). If only one write and one read port are used, an 18 Kb
    block RAM can additionally be configured with a port width of 512 x 36 bits (when used as
    SDP memory).
  • The RAM MODE attribute has been removed. The Vivado@
最低0.47元/天 解锁文章
FPGA原理与结构（6）——分布式RAM（Distributed RAM,DRAM）
apple_53311083的博客
08-12 9182
FPGA中的DRAM，DRAM的配置方式，DRAM的原理与结构，DRAM的实现方式，vivado推断DRAM和BRAM，Distributed RAM
从底层结构开始学习FPGA（6）----分布式RAM（DRAM，Distributed RAM）
热门推荐
孤独的单刀
06-06 1万+
如何使用FPGA的内部资源构建一个分布式RAM（DRAM）？
FINN（一）探索基于 FPGA 的深层神经网络推断的全新框架
点赞的都能无bug通过！
02-24 2999
FINN探索前言WHAT IS FINNFINN 有哪些特性？进一步了解 FINNWhy Xilinx? 前言 一个用于构建可扩展和FPGA上的快速BNN推理加速器 专门针对量化神经网络 每秒处理数亿次机器学习推断 您听说过 FINN 吗？没有？这个答案并不令人惊讶，因为这是一个用于探索基于 FPGA 的深层神经网络推断的实验框架的全新再实现，而且它现在仍是赛灵思研究实验室 (Xilinx Research Lab) 的测试版。然而， 虽然还是测试版，它已经发布了 v0.4b（测试版），并且自从在 GitH
FIFOXilinx IP核阅读
little_ox的博客
07-08 1953
标准FIFO概述 官网提供的IP核已经经过了全面的验证，能够以最佳性能进行调用，其中FIFO的最大时钟频率为500MHZ。 FIFO提供四种用户接口：标准 AXI4-Stream AXI4 AXI4-LITE FIFO支持使用三种资源：block ram; distributed ram; built-in FIFO 其中在使用AXI总线的时候，FIFO不支持built-in FIFO 和 Shift Register FIFO配置 FIFO最大支持的存储深度为 4,194,3
如何快速上手FPGA-CAN：轻量级CAN总线控制器完整指南
最新发布
gitblog_00296的博客
10-27 914
FPGA-CAN是一个基于FPGA的轻量级CAN总线控制器，专为工业控制和汽车电子应用设计，以其高效灵活的通信能力满足实时系统需求。本文将带你从项目介绍到实际应用，轻松掌握这个强大工具的使用方法。 ## ???? 项目亮点：为什么选择FPGA-CAN？ CAN总线作为工业和汽车领域最常用的通信总线，具有拓扑结构简洁、可靠性高、传输距离长等优势。FPGA-CAN则在此基础上实现了**轻量化**与**...
Xilinx FPGA:vivado关于fifo的一些零碎知识
loveyousosad的博客
07-06 1786
tips：RAM和FIFO的主要区别是在于地址，RAM之所以被称为随机存储器就在于我们可以随时用RAM的地址去存储一些东西，ROM也是随时可以从地址中去读取一些数据，但是FIFO（first in first out）是没有地址线的。（2）build in FIFO ：内嵌FIFO，使用专用的控制信号线（如满信号、空信号等）+BRAM资源生成FIFO，可以理解为一种内部集成的FIFO。（1）shift register FIFO : 移位寄存器FIFO，这种很少用，因为FPGA内部的移位寄存器资源很少。
Cadence+硬件每日学习十个知识点（43）23.8.23 （fpga的资源，大电阻会影响上拉时间，cadence软件使用ibis模型转换成dml模型的仿真分析类型，MPU比MCU更复杂）
weixin_47566927的博客
08-24 1485
进行蒙托卡诺分析时，首先根据实际情况确定元器件值分布规律，然后多次“重复”进行指定的电路特性分析，每次分析时采用的元器件值是从元器件值分布中随机抽样，这样每次分析时采用的元器件值不会完全相同，而是代表了实际变化情况。IBIS模型是用于描述I/O缓冲信息特性的模型，一个输出输入端口的行为描述可以分解为一系列的简单的功能模块,由这些简单的功能模块就可以建立起完整的IBIS模型，包括封装所带来的寄生参数、硅片本身的寄生电容、电源或地的嵌压保护电路、门限和使能逻辑、上拉和下拉电路等。
Xinlinx FPGA如何降低Block RAM的功耗
qq_43433724的博客
04-29 1040
FPGA中降低Block RAM的功耗有两种方式，分别是选择合适的以及。我们知道对于采用IP核生成对应的RAM时，会有最小面积算法、低功耗算法以及固定原语，但是采用最小功耗算法有时由于级联长度导致无法实现，我们可以通过综合选项得到一个折中的效果，下面将具体介绍。
使用vivado，使用verilog语言，请距举例3个例子如何让fpga代码使用block ram。
07-02
因此，我们可以设计三个示例：示例1：使用BlockRAM IP核（单端口RAM）并实例化在Verilog中。示例2：使用Verilog行为描述（推断RAM）并初始化（使用$readmemh）。示例3：双端口RAM的IP核使用（引用[2]提到的）并给出...
Vivado-ECO修改网表进行加速debug
zhup062787的博客
03-15 5882
Vivado加速编译技巧 工具方法 Vivado在implement时，会将中间过程打包成dcp文件，对dcp文件进行修改可以加速编译，vivado16.4以上版本有Debug和 ECO功能。 DCP文件 在implement成功后，/xxx.runs/impl_1文件夹下会有xxx_opt.dcp、xxx_placed.dcp、xxx_routed.dcp三个DCP文件。 其中xxx_op...
FPGA基础 -- BRAM简介
sz66cm 学习随笔
06-17 1196
摘要： BRAM（Block RAM）是FPGA芯片内置的大容量专用存储器，适用于图像缓存、FIFO等需要大量存储的场景。与普通寄存器（reg）相比，BRAM容量更大、功耗更低，但需严格遵循同步读写时序（如时钟上升沿触发）。关键实现方法： 语法：定义数组（如reg [7:0] memory [0:1023]）； 时序：用always @(posedge clk)同步读写。 综合工具（Vivado/Quartus）会自动识别此类代码为BRAM，并通过日志或RTL视图确认。示例代码展示了8位1024深度的BRA
SRAM型FPGA空间应用的抗单粒子翻转
u013184273的博客
11-02 4269
目前，SRAM 型 FPGA 在星载电子产品中应用较多的是Xilinx公司的FPGA。图1所示为Xilinx系列FPGA器件的内部结构。从图中可以看出，FPGA内部由3 部分组成，分别为：1）用于实现用户逻辑的可编程阵列（Configurable Logic Block，CLB）；2）用于存储用户数据的左右两列存储器（Block RAM，BRAM）；3）输入/输出模块（I/O Block，IOB）。CLB 中包含有查找表 LUT、进位逻辑和触发器等元件。
FPGA基础知识27(xilinx 高速收发器系列：block ram与Distributed RAM)
时间的诗
08-03 1482
来自：https://www.cnblogs.com/JissXbon/p/7619819.html 优化方向一：合理使用Blcok RAM和Distributed RAM        1.  均衡Block RAM和Distributed RAM的使用。如果Block RAM使用的过多而Distributed RAM使用的较少，建议将一些小型的FIFO用Distributed RAM来实现...
Xilinx FIFO使用小结
alangaixiaoxiao的博客
06-08 1万+
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，或者用于不同数据宽度之间的数据匹配。在实际的工程应用，可以根据需要自己写FIFO。不考虑资源的情况下，也可以使用Xilinx提供的IP核来完成。 接口类型选择Native，SOC芯片上也可以根据需要选择AXI接口。 选择存储器类型：可以用块RAM、分布式RAM，移位寄存器和内嵌FIFO来实现FIFO。这里主要是block RAM和distribute RAM之间的区别。简而言之，block RAM是FPGA中定制的ram资源，而distribute
FPGA设计心得（11）关于FIFO IP核使用的一点注意事项
Reborn Lee
09-13 7611
使用FIFO IP核的时候，或者设计电路使用FIFO IP的时候，对于新手或者不是精通的情况下，个人建议一点是对自己定制的FIFO仿真一下（或者严格遵守数据手册），做到时序关系清晰后，再设计电路。
从底层结构开始学习FPGA----Xilinx 7 系列FPGA 的存储资源优势
孤独的单刀
07-11 1万+
你知道xilinx 7系列FPGA的存储资源有什么应用优势吗？
XPM_MEMORY_SDPRAM的使用说明
独木舟216的博客
09-06 8100
xpm_memory_sdpram #( .ADDR_WIDTH_A ( 9 ) , // DECIMAL .ADDR_WIDTH_B ( 9 ) , // DECIMAL .AUTO_SLEEP_TIME ( 0 ) , // DECIMAL .BYTE_WRITE_W...
builtin fifo和blockram区别
03-15
### 内置FIFO与Block RAM的硬件设计及FPGA实现差异 #### 功能定义 内置FIFO（First-In-First-Out）是一种数据缓冲结构，主要用于处理不同速率的数据流传输。它通过存储和释放数据来平衡输入输出速度差[^2]。而Block RAM是FPGA中的专用存储模块，通常用于实现各种类型的内存功能，如单端口RAM、双端口RAM以及ROM等。 #### 资源利用 Block RAM在FPGA中是一个固定的硬件资源，其容量和性能由具体器件决定。当使用Block RAM作为存储单元时，可以自动推断出所需的RAM配置，例如深度、宽度和其他参数[^1]。然而，对于内置FIFO来说，由于其实现机制较为复杂，并且涉及额外的功能控制逻辑（如满信号、空信号），因此无法完全依赖综合工具进行自动推断，需手动实例化IP核或调用库函数完成设计。 #### 性能对比 从延迟角度来看，简单的Block RAM读写操作具有较低延时特性，适合于那些对时间敏感的应用场景。相比之下，虽然内置FIFO也提供了快速访问能力，但由于增加了状态管理电路等因素影响，整体可能会稍逊一筹。另外，在某些特定条件下比如浅度高带宽需求下，移位寄存器形式的FIFO可能被采用，但这会消耗较多LUT资源而非专门针对优化过的BRAM单元。 #### 配置灵活性 就可配置选项而言，两者各有千秋。Block RAM允许灵活调整字长(bit/byte level)，并推荐采用双端口模式以提高吞吐量；而对于标准型式的Built-in FIFO组件，则预先设定了多种常用规格供开发者选用，简化了定制过程的同时牺牲了一定程度上的自由度。 ```python # Example of instantiating a built-in FIFO using XPM library in VHDL library ieee; use ieee.std_logic_1164.all; entity fifo_example is port ( rst : in std_logic; -- Reset signal wr_clk : in std_logic; -- Write clock rd_clk : in std_logic; -- Read clock din : in std_logic_vector(7 downto 0); -- Data input wr_en : in std_logic; -- Write enable rd_en : in std_logic; -- Read enable dout : out std_logic_vector(7 downto 0); -- Data output full : out std_logic; -- Full flag empty : out std_logic -- Empty flag ); end entity fifo_example; architecture rtl of fifo_example is begin your_fifo_instance_name : YOUR_FIFO_COMPONENT_NAME generic map( -- Map generics here as needed based on component requirements. ) port map ( -- Port mappings go here according to the instantiated IP core ports. ); end architecture rtl; ``` 上述代码片段展示了如何基于Xilinx Parameterized Macro (XPM) 库创建一个VHDL版本的基本FIFO实体声明及其架构描述部分框架示意。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值