FPGA仿真输出波形问题（1.波形不能输出 2.波形颠倒）

最新推荐文章于 2025-02-21 09:35:33 发布
原创 最新推荐文章于 2025-02-21 09:35:33 发布 · 1.2k 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

文章讲述了在使用ModelSim进行仿真时遇到的两个问题及解决方案。一是MIF文件采用相对路径导致仿真无法打开，通过改为绝对路径解决了问题。二是输出波形出现颠倒，通过将Radix设置为Binary解决了这一现象，但具体原因未明。

注：记录自己学习过程中遇到的问题，小白一个，仅供个人参考（感谢指点，不满勿喷，谢谢）

1.由于mif文件导致的ModelSim仿真不能输出波形，我遇到的原因是rom文件中mif文件是相对路径，无法打开导致的。

解决：将路径改为绝对路径即可。

 2.输出波形颠倒问题

遇到到情况是：

解决方法：将Radix下的进制改为Binary（具体原因目前还不请清楚）

 

无敌卤蛋
关注
【FPGA时序异常原因分析】——详细解析FPGA时序异常产生的原因及处理方法
与其临渊羡鱼,不如退而结网
05-22 3016
只要我们了解时序异常产生的原因，合理地优化设计，采取有效的解决方案，就可以成功地解决时序异常带来的种种问题，实现设计的预期功能。在实际的电路设计中，布局和布线是非常重要的环节。在设计FPGA电路的时候，合理的布局和布线可以减少信号传输延迟和干扰，从而降低时序异常的发生率。对于设计师来说，在设计FPGA电路时，如果没有考虑到一些关键因素，如时序分析、布局、布线等等，也会导致时序异常的出现。由于电路中各种部件的响应速度不相同，如时钟、触发器等，在传输过程中会产生一些不可避免的延迟，这也会导致时序异常的发生。
DDS方波发生器设计及实现（FPGA）
持续更新
06-28 1484
DDS技术是一种数字信号处理技术，它通过对相位、振幅和频率进行数字控制来生成各种波形信号。在该代码中，相位累加器用于计算每个时钟周期的相位值。首先，需要确定所需要输出的方波频率和精度，以此来确定DDS参数。在本例中，我们将输出一个4kHz的方波，并设置一个32位相位累加器。综上所述，DDS方波发生器是基于数字信号处理技术的一种有效工具。通过本文介绍的设计和实现方法，可以为相关领域的研究和开发提供帮助。最后，在FPGA中实例化DDS模块，并将其与时钟、复位和DAC接口相连接。
Quartus-II的初次使用
JMFLFZYF的博客
03-11 2315
Quartus-II的初次使用前言一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证1、工程创建2、描绘电路图二、使用步骤1.引入库2.读入数据总结 前言 Quartus-II的安装教程点击此处 Modelsim的安装教程点击此处（本次需要使用Modelsim） 一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证 1、工程创建 File–>New Project next 更改工作空间以及项目名称 直接next 我们使用AC620开发板作为举例。以照图片进行勾选 因为我们是
FPGA-Modelsim仿真不出来波形可能的原因
热门推荐
走在勇往直前的路上
12-20 1万+
今天算是涨了教训，代码写完了，仿真波形就是不出来，捣鼓了一晚上，最后发现是一段代码的问题，如下。reg [7:0]Data; always Data='0'+Time;这里是想实现Data能随Time的变化而变化，实现assing类似的效果，但这样的写法应该是错误的，因为书上并没有这样的写法，并且正因为这个，导致Modelsim仿真波形不能出来，至于为啥，我才学，不知道，只能说这是血与泪换来的教训吧
FPGA产生正弦信号，仿真没问题，经DA输出，波形颠倒问题
guorui的博客
12-14 2869
FPGA产生正弦信号，仿真没问题，经DA输出，波形顶部颠倒问题 使用 FPGA IP核产生的正弦信号，经过仿真，仿真结果正确，但是经过DA输出的时候就出现了问题，主要是顶部和底部的信号翻转了，具体情况如下所示： 后来发现这是因为输出格式与DA的数据格式不匹配导致的，FPGA产生的信号输出是补码，而DA需要的是一个二进制源码的输入，所以需要对输入DA之前的数据进行修改，这里采用的方法是 高位取反，低位保持不变，然后再输入到DA，得到了下图所示的结果： 结果正确 ...
基于上面的代码，已经做好了编程，下面改怎么进行波形仿真输出，
最新发布
04-22
| 仿真波形与实际输出不一致 | 未添加时序约束文件(.sdc) | 在仿真时启用时序分析模式[^1] | | 信号显示为红色 | 多驱动源冲突 | 检查assign语句和模块实例化 | | 波形更新延迟 | 组合逻辑环路 | 使用`@(*)`替代敏感...
DMA技术拯救DAC连续输出：提升波形平滑度的2种高效实现方法
# 1. DMA与DAC协同工作的基本原理 在嵌入式系统中，DMA（直接存储器访问）与DAC（数模转换器）的协同工作是实现高精度、连续模拟信号输出的关键技术。传统方式依赖CPU干预进行数据写入，易引入时序抖动；而通过DMA...
1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPGA芯片中，并通过示波器观察产
08-08
**功能仿真**：功能仿真用于验证设计的功能正确性，不考虑具体器件的延迟特性。 4. **时序仿真**：时序仿真是在功能仿真的基础上加入了器件的具体延迟信息，更接近实际工作情况。 5. **配置**：最后一步是将设计...
FPGA之道（84）功能仿真之Verilog Test Fixture
Reborn Lee
04-15 3227
文章目录前言Verilog Test Fixture“Hello world”之Verilog Test Fixture待仿真设计仿真示例示例详解仿真结果继承描述语法时间相关语法系统时间单位及精度设定延时等待语法有限等待语句无限等待语句变换等待语句边沿等待语句条件等待语句赋值等待语句阻塞赋值等待语句非阻塞赋值等待语句时钟激励语法占空比50%时钟产生方法高、低电平参数时钟产生法占空比、周期参数时钟产...
多模态数据融合挑战：同步飞利浦监护仪波形、数值与视频流的4种时间戳对齐方案
监护仪上的ECG波形剧烈波动，血氧值开始下降，摄像头捕捉到他无意识地抓挠胸口——这三个信号本应是同一事件的不同侧面，但如果它们的时间轴错位了500毫秒，AI系统可能误判为“先有肢体动作、后有心跳异常”，进而...
FPGA RAM IP核地址0数据无输出
cckkppll的博客
09-16 1027
FPGA RAM IP核地址0数据无输出
FPGA中Modelsim仿真波形与实际输出波形不一致
zhangxuezhi123123的博客
11-05 942
FPGA中Modelsim仿真波形与实际输出波形不一致问题的解决
FPGA仿真
weixin_47116783的博客
07-29 1773
1.很多新手在使用QuartusII联合Modelsim仿真时，总是会出现仿真波形不显示的问题！在此我以亲身经历讲述这一问题！提示以下是本篇文章正文内容，下面案例可供参考。
基于FPGA的DDS任意波形输出
QQ_778132974的博客
07-28 1671
*----------------------------文件信息--------------------------波形中的每个采样点对应相位圆上的一个相位点。**---------------------------修改文件的相关信息----------------在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；相位累加器的值作为ROM的地址，读取ROM的相位幅度，实现相位到幅度的转换。•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。......
关于在Quartus II和ModelSim中进行FPGA仿真报错的问题
u013102281的博客
07-29 6104
今天晚上在用Quartus II设计好FPGA代码后，尝试在ModelSim中进行前仿真以验证设计功能的时候，总是报错。错误状态如下： Can’t launch the ModelSim-Altera software – the path to the location of the executables for the ModelSim-Altera software were not sp
modelsim编译成功，无错误和警告提示，但是仿真波形无输出
sanyuanlaozong的博客
12-09 1万+
用了十年的Xilinx和altera，第一次用lattice，编译库终于编译成功，其中没错误和无警告，但是就是没有波形输出。 原因是运行modelsim仿真，默认仿真模式是：优化使能 解决办法： 点击simulate->start simulate，选择work->testbench顶层文件，去掉enable optimization选项的勾选。点击ok即可看见想要的信号了 ...
FPGA编译及modelsim仿真不注意的小错误
a346544987的博客
05-29 2927
1.编译不过提示Error (12007): Top-level design entity “xxx” is undefined 原因：工程名称（.qpf）与顶层文件名称不一致。 解决：修改一致。 2.进入modulesim仿真什么都没有（没有端口名，没有vaule，没有波形） 原因：testbench设置的文件名与.vt文件名不符。 解决：修改一致。 3.进入modulesim仿真，没有波形，vaule值为hiz 原因：设置testbench时，Test bench name与Top level mod
关于PSIM正弦电源波形异常的问题
fengqingyang08的博客
02-21 383
PSIM中正弦电源波形异常
FPGA控制DDS_AD9850输出正弦波（“并行spi”）
隔壁old余的博客
07-09 7048
本次介绍ADI公司的数字频率合成（DDS）芯片——AD9850以及如何使用FPGA控制其输出正弦波。 本文分三个部分讲解：一是AD9850芯片介绍，包括基本引脚功能、驱动时序以及相关注意事项；二是基于FPGA的AD9850的驱动的建模；三是仿真和调试结果。 PART1：AD9850认知 1、模式选择：并行和串行两种。 2、通信协议：实际上属于SPI协议的变种。串行时很好理解，并行时可...
FPGA实现DDS波形输出的VHDL源码介绍
调试与仿真是确保波形输出符合设计要求的关键步骤，通过仿真可以在不实际硬件操作的情况下检查波形输出的质量。在VHDL中，常用的仿真工具有ModelSim、Vivado等，设计者可以利用这些工具对波形输出进行时序分析和逻辑...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值