【ESP32学习-2】esp32地址映射

原创

已于 2022-07-01 14:50:31 修改 · 1.3k 阅读

CC 4.0 BY-SA版权

文章标签：

于 2022-06-25 19:32:08 首次发布

本文详细解读ESP32中Internal SRAM1的双总线访问机制，以及ROM0的Remap功能，探讨内存映射对性能优化的作用。同时涉及内存定制和硬件资源利用的关键知识点。

本文始于esp32技术参考手册中的一段描述

1.3.2.4 Internal SRAM 1
Internal SRAM 1 的容量为 128 KB，其既可以被两个 CPU 通过数据总线 0x3FFE_0000 ~ 0x3FFF_FFFF 读写，
也可以被两个 CPU 通过指令总线 0x400A_0000 ~ 0x400B_FFFF 读写。
指令总线地址和数据总线地址访问的 word 是逆序的。即地址：
0x3FFE_0000 与 0x400B_FFFC 访问到相同的 word
0x3FFE_0004 与 0x400B_FFF8 访问到相同的 word
0x3FFE_0008 与 0x400B_FFF4 访问到相同的 word

迷惑的是为什么inter SRAM 1 通过数据和指令总线访问不同地址，得到的是相同的内容？为什么这样设计？有什么好处？
遍寻资料，终于找到了准确的解答：可以定制化调整IRAM和DRAM的大小。（同时也解答了，esp32内部ram是怎么划分使用的）
ROM0为何需要Remap：

1.3.2.1 Internal ROM 0
Internal ROM 0 的容量为 384 KB，可以被两个 CPU 通过指令总线 0x4000_0000 ~ 0x40