27、数字电路中的双稳态电路与数字存储器

最新推荐文章于 2025-12-29 09:07:16 发布

原创最新推荐文章于 2025-12-29 09:07:16 发布 · 46 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#双稳态电路 #触发器 #锁存器

数字集成电路深度解析专栏收录该内容

36 篇文章 ¥499.90

订阅专栏¥69.90

会员秒杀 ¥9.9 重磅福利

超级会员免费看

数字电路中的双稳态电路与数字存储器

1. 双稳态电路概述

双稳态电路具有两个稳定的输出状态，因此能够保留单个数据位。其应用广泛，涵盖计数器、移位寄存器和波形整形等领域。双稳态电路主要分为三大类：锁存器、触发器和施密特触发器。锁存器是无时钟的双稳态电路，而触发器则是有时钟控制的。施密特触发器是特殊构造的双稳态电路，具有迟滞特性，在信号整形应用中十分有用。

2. 触发器类型

2.1 JK触发器相关概念

主从和边沿触发概念虽为清晰起见分开解释，但实际上可以将这两种特性整合在单个触发器中，在实际应用中也常常这样做。

2.2 T触发器

T触发器可以通过将JK触发器的J和K输入连接在一起实现，如图1所示。当T输入为逻辑1时，输出在每个时钟周期都会翻转（改变状态）；当T输入为逻辑0时，触发器将无限期保持其当前状态（只要电源维持）。

2.3 D触发器

D触发器可以通过特定配置的JK触发器实现，如图2所示。D信号直接应用于J输入，而D的反相版本应用于K输入。当D输入为逻辑1时，J = 1且K = 0，输出的下一个状态为1；当D输入为逻辑0时，J = 0且K = 1，输出的下一个状态为0。因此，D触发器的输出总是跟随输入的数据位，就像一个单比特存储单元。

和JK触发器一样，T和D触发器也可以使用主从和边沿触发概念。

3. 施密特触发器

3.1 施密特触发器特性

施密特触发器是特殊构造的双稳态电路，具有迟滞特性，因此VIL和VIH取决于器件的输出状态。这种特性在信号整形应用中很有用，并且施密特触发器具有出色的噪声抑制能力，因为噪声容限之和实际上可能超过电源电压。

在施密特触发器中，和任何双稳态电路一样，需要正反馈和大于1的环路增益。实现迟滞还需要有一个开关元件，在输入和地之间引入与状态相关的电压。

一般施密特触发器反相器的迟滞特性如图3所示。当输入为0V时，输出电压为VOH。如果输入电压增加，输出状态将在上限触发电压VU处切换。在输出低状态下，输出电压为VOL。一旦门电路切换到输出低状态，电压传输特性就会引入一个偏移。如果输入电压随后从高到低扫描，输出状态将在下限触发电压VL处切换。触发电压之间的差值称为迟滞电压VH，有时也简称为迟滞：
[V_H = V_U - V_L]
施密特触发器电压传输特性

施密特触发器与其他逻辑门的区别在于其符号内印有迟滞图，如图3所示的施密特触发器反相器示例。

3.2 噪声容限比较

在无迟滞的静态逻辑门中，噪声容限由以下公式给出：
[V_{NMH} = V_{OH} - V_{IH}]
[V_{NML} = V_{IL} - V_{OL}]
由于总是有(V_{IL} \leq V_{IH})，(V_{OH} \leq V_{DD})，且(V_{IL} \geq 0)，因此对于无迟滞的门电路，噪声容限之和不大于电源电压：
[V_{NML} + V_{NMH} \leq V_{DD}]

对于施密特触发器，这种对噪声容限之和的限制被解除。施密特触发器的修正噪声容限为：
[V_{NMH} = V_{OH} - V_L]
[V_{NML} = V_U - V_{OL}]
因此，施密特触发器的噪声容限之和为：
[V_{NML} + V_{NMH} = (V_{OH} - V_{OL}) + (V_U - V_L)]

对于具有轨到轨逻辑摆幅的施密特触发器：
[V_{NML} + V_{NMH} = V_{DD} + V_H]
因为迟滞电压最高可达(V_{DD})，所以：
[V_{NML} + V_{NMH} \leq 2V_{DD}]

3.3 噪声抑制和波形整形优势

迟滞提供的噪声抑制在信号应用于递增或递减计数电路时尤为重要。如图4所示，当一个有噪声、缓慢变化的信号同时应用于传统反相器和施密特触发器反相器时，施密特触发器能正确将波形解释为单个高到低的转换，而非迟滞反相器则会误解输入波形。显然，如果结果要被计数器使用，这种差异就很重要。
噪声信号应用比较

除了抑制噪声的能力，施密特触发器还因其在无噪声情况下锐化缓慢变化波形的能力而受到重视。在CMOS电路中尤其如此，因为缓慢变化的波形会导致短路传导增加和相关的功耗增加。

3.4 CMOS施密特触发器

许多不同的迟滞电路已经被开发出来，但最常见的CMOS实现是如图5所示的六晶体管电路。
CMOS施密特触发器

为了确定CMOS施密特触发器的电压传输特性，假设所有n - MOS晶体管的（正）阈值电压为VTN，所有p - MOS晶体管的（负）阈值电压为VTP。MNI的器件跨导值为KNI，MNF的为KNF，依此类推。

当(V_{IN} = 0)时，MNO、MNI和反馈晶体管MPF和MNF截止，而MPO和MPI处于线性状态。因此：
[V_{OH} = V_{DD}]

如果(V_{IN})增加到高于VTN，MNI和MNF都将饱和。这些器件一起就像一个具有饱和增强型上拉晶体管的NMOS反相器。只要晶体管MNO不导通，我们可以使MNI和MNF的漏极电流相等：
[K_{NI}(V_{IN} - V_{TN})^2 = K_{NF}(V_{GSNF} - V_{TN})^2]
求解可得n沟道反馈晶体管的栅源电压为：
[V_{GSNF} = \frac{K_{NI}}{K_{NF}}(V_{IN} - V_{TN}) + V_{TN}]
MNI的漏源电压为：
[V_{DSNI} = V_{DD} - V_{GSNF} = V_{DD} - \frac{K_{NI}}{K_{NF}}(V_{IN} - V_{TN}) - V_{TN}]

上限触发电压是使MNO导通的输入电压值。换句话说，在触发电压处：
[V_{GSNO} = V_{IN} - V_{DSNI} = V_{TN}]
求解可得上限触发电压为：
[V_U = V_{DD} + \frac{K_{NI}}{K_{NI} + K_{NF}}V_{TN}]

为了确定下限触发电压，假设输入电压从VDD开始降低。当(V_{IN} = V_{DD})时，MPO、MPI和反馈晶体管MPF和MNF截止，而MNO和MNI处于线性状态。因此：
[V_{OL} = 0]

如果(V_{IN})降低到低于(V_{DD} - V_T)，MPI和MPF都将工作在饱和状态。这些器件一起就像一个具有饱和增强型上拉晶体管的PMOS反相器。只要晶体管MPO不导通，我们可以使MPI和MPF的漏极电流相等：
[K_{PI}(V_{DD} - V_{IN} + V_{TP})^2 = K_{PF}(V_{GSPF} - V_{TP})^2]
求解可得p沟道反馈晶体管的栅源电压为：
[-V_{GSPF} = \frac{K_{PI}}{K_{PF}}(V_{DD} - V_{IN} + V_{TP}) - V_{TP}]
因此，MPO源极相对于地的电压也为：
[V_{SPO} = \frac{K_{PI}}{K_{PF}}(V_{DD} - V_{IN} + V_{TP}) - V_{TP}]

下限触发电压是使MPO导通的输入电压值。换句话说，在下限触发电压处：
[V_{GSPO} = V_{IN} - V_{SPO} = V_{TP}]
求解可得下限触发电压为：
[V_L = V_{DD} + \frac{K_{PI}}{K_{PI} + K_{PF}}V_{TP}]

3.5 示例计算

3.5.1 示例1：确定CMOS施密特触发器的电压传输特性

对于图6所示的CMOS施密特触发器，给定栅极尺寸，器件跨导参数关系如下：
[K_{PI} = K_{PO} = K_{NO} = K_{NI}]
[K_{PF} = 3K_{PI}]
[K_{NF} = 3K_{NI}]
（在确定电压传输特性时不需要知道绝对值）
示例CMOS施密特触发器

输出电压电平为：
[V_{OL} = 0]
[V_{OH} = 2.5V]

触发电压为：
[V_U = V_{DD} + \frac{K_{NI}}{K_{NI} + K_{NF}}V_{TN} = 2.5 + \frac{1}{1 + 3} \times 0.5 = 1.77V]
[V_L = V_{DD} + \frac{K_{PI}}{K_{PI} + K_{PF}}V_{TP} = 2.5 - \frac{1}{1 + 3} \times 0.5 = 0.73V]

因此，该电路的迟滞为1.04V。噪声容限为：
[V_{NML} = V_U - V_{OL} = 1.77 - 0 = 1.77V]
[V_{NMH} = V_{OH} - V_L = 2.5 - 0.73 = 1.77V]
所以(V_{NML} + V_{NMH} = 3.54V)，比(V_{DD})大约大42%。电压传输特性如图7所示。
示例CMOS施密特触发器电压传输特性

3.5.2 示例2：CMOS施密特触发器反馈晶体管尺寸确定

对于图8所示的CMOS施密特触发器，确定上限触发电压作为(W_{PF}/W_{PI})比值的函数，下限触发电压作为(W_{NF}/W_{NI})比值的函数。
示例CMOS施密特触发器用于确定反馈晶体管尺寸

触发电压为：
[V_U = V_{DD} + \frac{K_{NI}}{K_{NI} + K_{NF}}V_{TN} = V_{DD} + \frac{W_{NF}/W_{NI}}{1 + W_{NF}/W_{NI}}V_{TN}]
[V_L = V_{DD} + \frac{K_{PI}}{K_{PI} + K_{PF}}V_{TP} = V_{DD} + \frac{W_{PF}/W_{PI}}{1 + W_{PF}/W_{PI}}V_{TP}]

结果如图9所示，表明为了获得有用的施密特触发器，反馈晶体管必须比电路中的其他器件更宽。
计算的触发电压与晶体管宽度比的关系

4. SPICE演示

为了说明，使用Cadence Capture CIS 10.1.0 PSpice进行了仿真。除非另有说明，使用表1和表2中给出的1级MOS晶体管模型参数。假设氧化物厚度为9nm计算工艺跨导参数。

对于n - MOSFET：
[K_P = \frac{3.9 \times 8.85 \times 10^{-14} \times 580}{9 \times 10^{-7}} = 222\mu A/V^2]
对于p - MOSFET：
[K_P = \frac{3.9 \times 8.85 \times 10^{-14} \times 230}{9 \times 10^{-7}} = 88\mu A/V^2]

假设(L_{OV} = 0.1\mu m)，确定每单位栅极宽度的重叠电容：
[C_{GSO} = \frac{3.9 \times 8.85 \times 10^{-14} \times 0.1 \times 10^{-6}}{9 \times 10^{-7}} = 0.38nF/m]
[C_{GDO} = \frac{3.9 \times 8.85 \times 10^{-14} \times 0.1 \times 10^{-6}}{9 \times 10^{-7}} = 0.38nF/m]

体效应系数计算如下：
[\gamma = \frac{\sqrt{2qN_{Si}\epsilon_{Si}}}{C_{ox}} \approx 0.15V^{1/2}]

4.1 SPICE示例1：CMOS施密特触发器

使用两个直流扫描（一个正向和一个反向）来确定图10所示CMOS施密特触发器的电压传输特性。在这个电路中，反馈晶体管的宽度是电路中其他晶体管的三倍。图11所示的复合特性显示触发电压为0.7V和1.8V。
用于确定电压传输特性的CMOS施密特触发器
复合电压传输特性

4.2 SPICE示例2：CMOS施密特触发器：VDD的影响

使用直流扫描来确定图12所示设计的CMOS施密特触发器在不同电源电压（1.5V、2.0V和2.5V）下的特性。图13显示了从该分析中获得的触发电压；两个触发电压都取决于电源电压，但上限触发电压的依赖性更强。
用于确定不同电源电压下触发电压的CMOS施密特触发器
触发电压与电源电压的关系

4.3 SPICE示例3：CMOS施密特触发器：反馈晶体管宽度的影响

使用直流扫描来确定图14所示设计的CMOS施密特触发器在三种不同宽度比K（其中(K = W_{PF}/W_{PI} = W_{NF}/W_{NI})）下的特性。如图15所示，增加宽度比会增加迟滞(V_U - V_L)。
用于确定不同晶体管宽度比下触发电压的CMOS施密特触发器
触发电压与晶体管宽度比的关系

4.4 相关参数表

参数	n - MOS 1级SPICE参数值	p - MOS 1级SPICE参数值	单位
KP	222u	88u	(A/V^2)
VTO	0.5	-0.5	V
GAMMA	0.15	0.15	(V^{1/2})
PHI	0.7	0.7	V
LAMBDA	0.05	0.05
TOX	9n	9n	m
NSUB	(1E16)	(1E16)	(cm^{-3})
UO	580	580	(cm^2/Vs)
CGSO	0.38n	0.38n	F/m
CGDO	0.38n	0.38n	F/m

5. 数字存储器

5.1 数字存储器概述

数字存储器存储信息位，供处理器、显示器和输入/输出设备稍后使用，因此是大多数数字系统中的关键元素。从广义上讲，数字存储器可分为易失性和非易失性。非易失性存储器在系统电源关闭时仍能保留其数据，对于存储文档、图像和视频文件是必需的，也用于存储处理器的启动系统。计算机和服务器广泛使用易失性存储器，在软件运行时加载程序和文件。当不使用时，这些程序和文件存储在大容量介质上，如固定或可移动磁盘，这些介质的容量比易失性存储器大，但速度要慢得多。

在大型数字系统中，数据存储根据容量和速度进行组织。有限数量的高性能存储器位于处理器芯片本身，而容量最大的介质，如磁和光驱动器（也是最慢的）离处理器最远。中间类型的存储包括本章考虑的易失性和非易失性存储电路。

5.2 数字存储器组织

所有数字存储电路都使用如图16所示的组织方式，存储单元排列成一个矩形阵列，有(2^N)行和(2^M)列。这样的方案需要(N + M)个地址位，并提供(2^{N + M})个单元。每个单元可以包含一个或多个位。如果每个单元包含L位，那么存储芯片将有L条数据线。任何单个单元中的数据可以通过选择第j行和第k列来访问。行通过应用一个N位行地址来选择，该地址由行解码器解码。列通过应用一个M位地址来选择，该地址由列解码器解释；此外，列解码电路负责将数据传入和传出存储器。因此，列线也称为位线。而行线则选择整行（或字）的数据，所以这些称为字线。存储器的核心可以分成多个块，以保持字线和位线的长度可控。这很重要，因为存储器的访问时间通常受到作为位线和字线的长互连相关延迟的限制。
数字存储器的一般设计

5.3 数字存储器集成特点

数字存储器是集成度最高的集成电路，这得益于两个重要因素。首先，闪存或DRAM的核心包含许多简单且相同的单元，通常每位一个晶体管。因此，通常会设计一定程度的冗余，以最小化缺陷对电路成品率的影响，而其他类型的电路，如微处理器则不具备这种优势。其次，客户对计算机存储器的需求使存储器业务（以及微处理器和专用集成电路行业）成为整个硅集成电路行业的技术驱动力。存储器密度的进一步提高将通过器件缩放、增加芯片尺寸以及用单个晶体管存储多个位的能力来实现。

5.4 数字存储器分类

存储芯片分为ROM或随机存取存储器（RAM）。后者实际上应该称为“读写存储器”，因为写入数据的能力使其与ROM区分开来。另一方面，“RAM”这个名称有点误导，因为ROM和RAM都提供随机访问：单元可以按任何随机顺序访问。

RAM可以进一步分为静态RAM（SRAM）和DRAM。SRAM将信息存储在锁存器中，因此只要系统电源开启，这些芯片就会保留其数据，不需要时钟或刷新。DRAM使用电容器上的电荷来存储信息，由于这些电容器存在一定程度的电荷泄漏，必须每隔几毫秒感测和刷新电压，以防止数据丢失。RAM本质上是易失性的。

5.5 数字存储器操作流程

数字存储器的基本操作流程如下：
1. 确定要访问的存储单元的行和列地址。
2. 将行地址发送到行解码器，进行解码以选择相应的行。
3. 将列地址发送到列解码器，进行解码以选择相应的列。
4. 对于读取操作，列解码电路从所选单元中读取数据并传输到数据输出线；对于写入操作，列解码电路将数据从数据输入线写入所选单元。

5.6 数字存储器操作流程mermaid流程图

graph LR
    A[确定行和列地址] --> B[发送行地址到行解码器]
    B --> C[行解码器解码选择行]
    A --> D[发送列地址到列解码器]
    D --> E[列解码器解码选择列]
    E --> F{操作类型}
    F -->|读取| G[列解码电路读取数据到输出线]
    F -->|写入| H[列解码电路写入数据到所选单元]

综上所述，双稳态电路和数字存储器在数字系统中都扮演着至关重要的角色。双稳态电路的不同类型（锁存器、触发器、施密特触发器）各有特点和应用场景，而数字存储器则根据其特性（易失性、非易失性）和组织方式（存储单元阵列、地址解码）满足了不同的存储需求。了解这些知识对于设计和理解数字系统具有重要意义。

6. 双稳态电路与数字存储器的应用案例分析

6.1 计数器中的双稳态电路应用

计数器是双稳态电路的典型应用场景之一。在计数器中，触发器被广泛使用。例如，T触发器可以实现简单的计数功能。当T输入为逻辑1时，T触发器在每个时钟周期都会翻转状态，通过级联多个T触发器，可以实现二进制计数。

假设我们要设计一个4位二进制计数器，其工作流程如下：
1. 选择4个T触发器，将它们的T输入都连接到逻辑1。
2. 将第一个T触发器的时钟输入连接到外部时钟信号。
3. 将后续每个T触发器的时钟输入连接到前一个T触发器的输出。

这样，随着时钟信号的输入，4个T触发器的输出组合将按照二进制数的顺序依次变化，实现从0000到1111的计数。

6.2 数字存储器在计算机系统中的应用

在计算机系统中，数字存储器起着关键作用。计算机的内存主要由易失性的RAM组成，用于存储正在运行的程序和数据。当计算机启动时，操作系统和应用程序从硬盘等大容量存储设备加载到RAM中，处理器可以快速访问这些数据，提高系统的运行速度。

同时，非易失性存储器如硬盘、固态硬盘等用于长期存储数据，即使计算机电源关闭，数据也不会丢失。计算机系统中的存储层次结构如下表所示：
|存储类型|特点|速度|容量|
|—|—|—|—|
|寄存器|位于处理器内部，速度最快|极快|极小|
|高速缓存（Cache）|用于减少处理器访问主存的时间|快|小|
|主存（RAM）|程序和数据运行时的存储区域|适中|适中|
|大容量存储设备（硬盘、固态硬盘等）|长期存储数据|慢|大|

6.3 施密特触发器在信号处理中的应用

施密特触发器在信号处理中具有重要应用。例如，在传感器信号处理中，传感器输出的信号可能会受到噪声的干扰，导致信号波动。施密特触发器可以利用其迟滞特性，有效地抑制噪声，将有噪声的信号转换为干净的数字信号。

假设一个传感器输出的是一个缓慢变化且带有噪声的模拟信号，我们可以将该信号输入到施密特触发器中。施密特触发器会根据其上限触发电压和下限触发电压，将信号转换为稳定的数字信号。具体操作步骤如下：
1. 根据传感器信号的特点，选择合适的施密特触发器，确定其上限触发电压和下限触发电压。
2. 将传感器的输出信号连接到施密特触发器的输入。
3. 从施密特触发器的输出获取稳定的数字信号，用于后续的处理。

7. 双稳态电路与数字存储器的发展趋势

7.1 双稳态电路的发展趋势

高速化 ：随着数字系统的运行速度不断提高，对双稳态电路的速度要求也越来越高。未来的触发器和锁存器将朝着更高的工作频率发展，以满足高速数据处理的需求。
低功耗 ：在移动设备和物联网等领域，功耗是一个重要的考虑因素。因此，双稳态电路将不断优化设计，降低功耗，延长设备的续航时间。
集成化 ：将多个双稳态电路集成到一个芯片中，可以提高系统的集成度和可靠性，减少电路板的面积和成本。

7.2 数字存储器的发展趋势

高容量 ：随着数据量的不断增加，对数字存储器容量的需求也在不断提高。未来的存储器将朝着更高的容量发展，以满足大数据存储的需求。
高速读写 ：为了提高计算机系统的性能，数字存储器的读写速度将不断提高。例如，新一代的固态硬盘已经实现了比传统硬盘更快的读写速度。
非易失性与高速性的结合 ：目前，非易失性存储器的速度相对较慢，而易失性存储器在断电后会丢失数据。未来的存储器技术将致力于将非易失性和高速性结合起来，开发出既能够在断电后保留数据，又能够实现高速读写的存储器。

8. 总结与展望

8.1 总结

双稳态电路和数字存储器是数字系统中不可或缺的组成部分。双稳态电路包括锁存器、触发器和施密特触发器，它们各自具有独特的特点和应用场景，在计数器、移位寄存器、波形整形等方面发挥着重要作用。数字存储器则根据其特性分为易失性和非易失性，广泛应用于计算机、服务器等数字系统中，为数据的存储和处理提供了基础。

8.2 展望

随着科技的不断发展，双稳态电路和数字存储器将不断创新和进步。未来，我们可以期待更高速、低功耗、高集成度的双稳态电路，以及更高容量、更快读写速度、非易失性与高速性结合的数字存储器。这些技术的发展将推动数字系统向更高性能、更小尺寸、更低功耗的方向发展，为人工智能、物联网、大数据等领域的发展提供有力支持。

同时，我们也需要关注这些技术发展带来的挑战，如数据安全、隐私保护等问题。在享受技术进步带来的便利的同时，我们要采取相应的措施，确保数字系统的安全和可靠运行。

8.3 mermaid流程图总结双稳态电路与数字存储器关系

graph LR
    A[双稳态电路] --> B[锁存器]
    A --> C[触发器]
    A --> D[施密特触发器]
    E[数字存储器] --> F[易失性存储器]
    E --> G[非易失性存储器]
    B --> H[计数器应用]
    C --> H
    D --> I[信号处理应用]
    F --> J[计算机内存应用]
    G --> K[长期数据存储应用]
    H --> L[数字系统]
    I --> L
    J --> L
    K --> L

这个流程图展示了双稳态电路的不同类型、数字存储器的分类，以及它们各自的应用场景和最终在数字系统中的整合。通过这个流程图，我们可以更清晰地看到双稳态电路和数字存储器之间的关系以及它们在数字系统中的重要地位。