cpu之pc_reg

最新推荐文章于 2024-08-19 21:18:50 发布

coolsunxu

最新推荐文章于 2024-08-19 21:18:50 发布

阅读量600

点赞数 1

CC 4.0 BY-SA版权

分类专栏： Verilog CPU 文章标签： branch pc cpu

本文链接：https://blog.youkuaiyun.com/coolsunxu/article/details/78833337

Verilog 同时被 2 个专栏收录

29 篇文章

订阅专栏

CPU

24 篇文章

订阅专栏

module pc_reg(
	input wire clk,
	input wire rst,
	input wire stall_id,
	input wire jump,
	input wire[1:0] stall_branch_t,
	input wire[31:0] pc1,
	input wire[31:0] pc2,//专门为跳转指令设置的
	output reg[31:0] pc
);

always @(posedge clk) begin
	if (rst==1'b1) begin
		pc=32'h0;
		
	end else begin
		if (jump!=1'b1) begin
			if (stall_id==1'b0) begin
			if (stall_branch_t==2'b10) begin 
				pc <= pc1-32'h4;
			end else begin
				pc<=pc1;
			end
		end else begin
			pc <= pc1-32'h4;
		end
			
		end else begin
			pc <= pc2;
		end
		
	end
	
end

endmodule