verilog —— 四位串并转换器

最新推荐文章于 2025-07-09 11:23:17 发布

原创最新推荐文章于 2025-07-09 11:23:17 发布 · 7.5k 阅读

22 ·

CC 4.0 BY-SA版权

verilog 专栏收录该内容

10 篇文章

订阅专栏

本文介绍了一种四位串并转换器的硬件设计方法，使用Verilog HDL语言实现。该设计通过同步时序逻辑，将输入的串行数据转换为并行数据输出，适用于数字信号处理和通信系统中。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

#四位串并转换器
module serial_pal(               //四位串并转换程序
     clk,en,rst,
     in,out
     );
     
input cin,clk,en,rst;
output[3:0] out;
reg[3:0] out;
always @ (posedge clk or negedge rst)
 begin
  if(!rst) 
    cout<=4'b0;
  else if(en)
    cout<={cout[2:0],cin};
  else 
    cout<=cout;
 end
 
endmodule