17、EBS在数据驱动电压过缩放（DD - VOS）中的效率分析

EBS在数据驱动电压过缩放（DD - VOS）中的效率分析

在电路设计中，如何提高效率和降低功耗是重要的研究方向。本文将介绍一种名为EBS（Error - Based Scaling）的错误检测与纠正方案在数据驱动电压过缩放（DD - VOS）中的应用，分析其原理、实现细节、相关策略以及实验结果。

1. 路径分布特性

在三种不同电路实现（基线、RZ - BF、EBS）上运行典型工作负载时，实际违反路径的数量远低于最坏情况静态时序分析所估计的数量。EBS的一个重要特点是，它不会改变路径分布的形状（包括静态和动态分布），这有助于保留原始电路的固有特性，从而实现更高效的电压缩放。相比之下，RZ - BF的保持固定优化导致路径压缩，显著增加了“准关键”路径的数量，使得即使小的电压变化也可能引发更多时序错误，限制了电源管理技术（尤其是VOS）的操作空间。

2. 实现细节

2.1 可调延迟线（TDL）

本文采用了文献中提出的一种TDL实现方案，它由一对反相器和一个电压控制的可变负载组成，负载为传输门，其导通电阻由Vdelay控制。这种方案能在有限的面积开销下覆盖较宽的延迟范围，但需要额外的电源网格来分配Vdelay。另一种替代方案是使用用于在线时钟偏斜补偿的可调缓冲器。

2.2 错误检测与纠正

EBS的检测和纠正机制通过标准的Razor - FFs结合逻辑屏蔽电路实现，称为Razor - Logic - Masking（Razor - LM）。当主触发器输入在时钟上升沿后发生极性变化时，意味着存在长路径违反时序约束，即发生时序错误。该事件通过异或门进行奇偶校验标记，并在时钟下降沿触发的影子锁存器中采样