HDLBites学习笔记之Error (10200): Verilog HDL Conditional Statement error at top_module
报错Error (10200): Verilog HDL Conditional Statement error at top_module。复位信号areset在敏感事件表中 高(低)电平触发时,always语句块中必须对应高(低)电平。HDLBites 第84题 异步复位D 触发器。
原创
2022-11-16 22:51:38 ·
3520 阅读 ·
0 评论