- 博客(13)
- 收藏
- 关注
RSS订阅原创 ZYNQ调试技巧：从初学者到高手的必经之路
了解决这个问题，我们可以在硬件上将复位引脚与reboot的关联断开，例如通过移除中间的电阻来实现。如果芯片工作正常，那么我们需要检查PS端与PL端的程序加载和初始化过程，确保PS端能够正确地加载PL程序，从而使FCLK_CLK0正常输出，并解决ILA时钟free running的问题。不过，根据实践经验，我们建议尽量避免在BD（Block Design）设计上与当前要调试的FPGA程序存在过大的差异。也就是说，在进行FPGA程序的烧录和调试时，BD设计应尽量保持一致，以减少可能的冲突和问题。
2025-04-30 16:48:31
459
原创 vivado关联notepad++，语法高亮
路径按照自己实际路径直接复制/notepad++.exe [file name] -l[line number]即可，如下：如果语法没有高亮，删除 -l[line number]，如下：
2025-04-01 11:40:31
345
原创 PROCISE引脚约束显示ERROR: CONSTRAINT-0400: CM Error, site AB4 is invalid.
问题是芯片手册上就有这个引脚啊？百思不得其解，最后找了一个眼神好的同时，发现。最近有用复旦微的片子，引脚约束居然要自己写，那就自己写把...........快吐了，哎还是太菜了。写完了发现报了错，什么什么 invalid。
2024-11-21 16:21:18
199
原创 vivado报错[DRC NDRV-1] Driverless Nets: Net sl_iport0[1] is undriven.
这个就是历化的问题，使用vivado的版本是2018.2的，但是查不出来是哪里的问题，于是升级到2018.3再跑一下，结果报出来历化ila时的clk信号历化错误。
2024-10-24 17:45:01
1267
2
原创 lvds电平接入FPGA引脚
今天接到一个非常奇葩的客户要求，要求cameralink相机输入进来之后，复制一份数据过来同样去截数据，等于说有两个模块去接收lvds电平的信号。最后想到一个办法，把lvsd信号解出来数字信号之后，再去复制这样就ok了。改完之后引脚约束怎么都弄不上去了，还报了错。后来查资料发现，lvds电平就相当于模拟信号，不能直接复制。自己还是太菜了，加油菜鸡。
2024-10-10 15:46:07
741
原创 波特率和频率，uart的输出时钟在FPGA中怎么处理
设计一个串口，波特率是9600bit/s，FPGA本身有的时钟频率为100Mhz，那么uart的时钟周期该怎么做？在一般情况下，这个结果还要除以16，也就是16倍分频，主要是为了能够稳定的采集到数据。需要分频计数：104167/10=10416(注意这里是约等于)9600bit/s波特率的周期为1/9600=104167ns。同样，直接用100Mhz/9600=10416次，结果是一样的。100Mhz周期为10ns，
2024-03-29 14:00:32
616
1
原创 程序员35岁会失业吗？
随着工作年限的增加，程序员有更多机会晋升为团队领导或技术专家，他们的经验和视野可以为团队带来更大的价值。35岁被认为是程序员职业生涯的分水岭，许多程序员开始担忧自己的职业发展是否会受到年龄的限制。而另一些人则认为，丰富的经验和深厚的技术积累是年轻程序员无法比拟的宝贵财富。然而，随着时间的推移，一个不争的事实摆在了众多程序员面前：35 岁被视为程序员职业生涯的分水岭。只要保持学习和进取的心态，不断提升自己的能力和价值，程序员们完全可以在职业道路上继续发光发热，创造更加辉煌的成就。
2024-03-27 11:01:30
241
1
原创 ddr3 和AXI接口一次说清楚
突发类型，M->S；（有FIXED,INCR,WRAP三种类型，其中FIXED为固定地址，循环写入相同位置的数据；WRAP回环突发和增量突发类似，但会在特定高地址的边界处回到低地址处。回环突发的长度只能是2,4,8,16次传输，传输首地址和每次传输的大小对齐。（2） 安全性存取或者没有安全性存取， ARPROT[1] 和 AWPROT[1]（1） 正常存取或者特权存取， ARPROT[0] 和 AWPROT[0]（3） 指令存取或者数据存取 ARPROT[2] 和 AWPROT[2]写地址ID，M->S；
2024-03-21 09:21:48
1299
1
原创 [DRC 23-20] Rule violation (PLIDC-7)
[DRC 23-20] Rule violation (PLIDC-7)
2024-03-21 09:20:29
1189
1
空空如也
[DRC 23-20] Rule violation (PLIDC-7)
2023-01-12
vivado生成BIT时报错[simulator 45-6]
2023-01-12
TA创建的收藏夹 TA关注的收藏夹
TA关注的人