vivado窗口使用与分析2-IDE 中的逻辑分析

本文介绍了逻辑设计中的三个关键窗口:Netlist展示设计层级的网表,Hierarchy用于物理资源查看,Schematic提供图形化表示。此外,还提到Utilization报告对设计资源使用的详细分析。
逻辑分析 包括
Netlist ”窗口
Hierarchy ”窗口
Schematic ”窗口
1、 Netlist ”窗口
Netlist 网表 窗口显示了网表中由综合工具所处理的设计层级。
根据综合设置 网表层级与原始 RTL 可能 100% 匹配 也可能不存在层级。通常 默认情况下综合在对逻辑进行最优 化时会保留大部分用户层级。由此将产生更小更快的网表。 通过使用综合工具默认设置, 即可识别网表层级 但层级接口也可供修改。层级中可能缺少部分管脚和层次。 网表层级以文件夹树的形式展现。在每一层中, 工具将显示如下内容
• 该层次存在的任意信号线的“ Nets ”文件夹
• “ Leaf Cells ”文件夹 前提是该层次存在硬件原语实例
• 在该层次例化的任意层级的“ hierarchy ”文件夹 展开“hierarchy ”文件夹即可显示该层次的“ Nets ”、“ Leaf Cells ”和“ hierarchies ”。单元旁的图标可显示有关设 计状态的信息。 参考 UG893 。选定“hierarchy ”的“ Cell Properties 单元属性 窗口可提供实用信息 可通过窗口底部的分类按钮来筛选所显示 的信息。选择“Statistics 统计数据 按钮可显示使用率统计数据 包括
• 整个层级分支的原语使用率
• 跨层级边界的信号线数量
• 每个时钟 包括该时钟是否位于全局布线上 以及该时钟在当前层级分支中的负载
2、 Hierarchy ”窗口
此窗口用于以物理方式浏览层级以了解资源使用率。 Tools > Show Hierarchy” 工具 > 显示层级 。 “Hierarchy ”窗口中显示了选定层级的层级映射。层级映射将叶节点单元显示为黄色块 并嵌套在对应 其父层级的矩形中。层级中每个层次的大小均根据该层次上的实例数量与设计中实例总数的占比关系来设置。
3、 Utilization ”报告
Utilization Report 使用率报告 可根据资源类型细分设计使用率。左侧面板提供按资源类型汇总的使用率 右侧 面板按层级显示使用率。 “Reports ” → “ Report Utilization 报告 > 使用率报告 )。
4、 Schematic ”窗口
Schematic 板级原理图 是网表的一种图形化表示法。通过查看板级原理图即可
• 查看网表的图形化表示。
• 检查门电路、层级以及连接。
• 追踪并扩展逻辑椎。
• 分析设计。
• 更准确了解设计内部发生的状况。
在“ Elaborated Design 细化设计 中的 RTL 层级上可查看工具对代码的解释。在“ Synthesize Design 综合设 计) 和“ Implemented Design 实现设计 可查看由综合工具生成的门电路。“Tools > Schematic 工具 > 板级原理图 。如果不选择任何项 门电路、层级和连接会显示在设计顶层。
Vivado Logic Analyzer是Xilinx Vivado开发套件中的一个工具,用于分析和调试FPGA设计中的信号和时序。下面是使用Vivado Logic Analyzer的一般步骤: 1. 打开Vivado工程:在Vivado IDE中,打开你的FPGA设计工程。 2. 创建一个新的逻辑分析仪:在Flow Navigator面板中,选择"Open Elaborated Design"并点击"Run Synthesis"和"Run Implementation"以确保设计被综合和实现。 3. 打开逻辑分析仪:在Flow Navigator面板中,选择"Open Implemented Design"并点击"Open Hardware Manager"以打开硬件管理器。 4. 添加逻辑分析仪:在硬件管理器中,选择你的FPGA设备并点击右键,在菜单中选择"Add Configuration Memory Device"。按照向导选择适合你的FPGA设备的配置存储器。 5. 配置逻辑分析仪:在硬件管理器中,选择你的FPGA设备并点击右键,在菜单中选择"Add/Remove Debug Cores"。在弹出窗口中,选择Logic Analyzer并按照向导配置逻辑分析仪参数。 6. 生成Bitstream文件:在硬件管理器中,点击右上角的"Generate Bitstream"按钮以生成Bitstream文件。 7. 下载Bitstream文件到FPGA:在硬件管理器中,点击右上角的"Program Device"按钮以下载Bitstream文件到FPGA设备。 8. 配置信号采样:在硬件管理器中,选择Logic Analyzer并点击右键,在菜单中选择"Configure Sampling"以配置逻辑分析仪的采样参数。 9. 启动逻辑分析仪:在硬件管理器中,选择Logic Analyzer并点击右键,在菜单中选择"Start"以启动逻辑分析仪。 10. 查看和分析结果:在硬件管理器中,选择Logic Analyzer并点击右键,在菜单中选择"Analyze Traces"以查看和分析逻辑分析仪的结果。 请注意,以上步骤只是一个一般的指导,具体的操作可能会根据你的设计和需求有所不同。建议参考Vivado用户指南和相关文档以获取更详细的信息和指导。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值