CarrieVAE的博客

http://www.sig007.cn/edaguide/206.html

DDR布线规则与过程转载于：http://www.witimes.com/ddr-layout-rules-processes/多年前，无线时代发布了一篇文章关于DDR布线指导的一篇文章，当时在网络上很受欢迎，有很多同行参与了转载。如今看来，那篇文章写得不够好，逻辑性不强，可操作性也不强。在近几年的硬件产品开发中，本人总结出了一套DDR布线方法，具有高度的可行性，于是本人再次编写一份这样的文章，除了讲述DDR布线规则，还想讲述一下布线过程，采用本人的布线过程可以少走很多弯路。本文即将讲到的所有方法，无线

转载于：https://www.eda365.com/forum.php?mod=viewthread&tid=144200&page=1&_dsign=1b6f9b46感谢作者~通常个人习惯在原理图设计大体完成时将所有元器件都设置为问号，全部重新从位号1开始排列。这样会遇到某页存在多个分裂元件时，自动编号会因为软件不识别谁是谁的分裂元件而报错，无法进行。& n5 A( [ d$ I, y解决办法如下，前三张图，看图说话，设置完之后再编号。最后再按图4操作一下，即可。

Cadence Allegro元件封装制作流程转载于：https://www.cnblogs.com/dongfengweixiao/p/5819625.html很详细