caiji0169的博客

本文详细分析了PCIe设备中断分配过程，特别是如何通过内核代码启用MSI-X和MSI中断。介绍了如何在设备驱动程序中使用pci_alloc_irq_vectors分配中断向量，包括MSI-X、MSI和传统的INTx中断机制。探讨了如何通过__pci_enable_msix_range和__pci_enable_msi_range为设备分配中断向量，处理中断亲和性设置，并确保设备没有重复的中断请求。通过描述如何通过msi_domain_alloc_irqs和irq_domain分配硬件IRQ以及如何激活IRQ

本文章深入分析了ARM架构中通用中断控制器（GIC）的两种版本：GICv2与GICv3，重点讨论了其在中断管理方面的不同特点和进化。首先介绍了GICv2中断类型，包括软件触发中断（SGI）、私有外设中断（PPI）和共享外设中断（SPI），并讨论了传统的物理信号线路传递方式。接着，详细分析了GICv3的创新，尤其是如何通过MSI（方式触发SPI中断，并引入了LPI机制，显著提高了虚拟化环境中的中断处理能力。文中还阐述了LPI的触发方式及其在GICv3中如何通过寄存器与表格查找机制实现低延迟的中断传递。

本篇文章深入分析了 RK3399 平台上 PCIe 中断处理与映射的全过程，结合相关文档和开发板资料，详细介绍了 PCIe 设备、控制器和中断管理系统的工作机制。文从 PCIe 设备发生中断的流程入手，逐步分析了 PCIe 控制器如何将中断信号传递到 GIC（通用中断控制器）以及最终处理的过程。探讨了设备树中中断定义与映射的作用，特别是如何通过 interrupt-map 和 interrupt-map-mask 在设备树中为 PCIe 设备分配中断号。此外，还分析了如何通过创建 IRQ 域以及相应的中断控

MSI和MSI-X是PCI/PCIe设备中用于替代传统中断机制（INTx）的两种高效中断机制。与传统方法依赖物理引脚不同，MSI/MSI-X通过发送消息触发中断，具备更高的灵活性和性能。MSI支持最多32个中断向量，适用于一般设备；而MSI-X支持多达2048个中断向量，适合复杂、高性能设备。MSI-X将中断信息存储在设备内存空间中的MSI-X Table和Pending Bit Array中，并允许每个中断向量拥有独立的地址和数据，显著提升并行处理能力。

本文档详细解析了PCI/PCIe设备的中断机制及其实现原理，重点阐述了INTx、MSI和MSI-X三种中断方式的差异及特性。通过结合硬件示意图和寄存器配置，对INTx传统中断的物理引脚通信、PCIe通过TLP模拟INTx的兼容方式、以及MSI基于消息传递机制的高效中断实现进行了深入剖析。此外，还详解了MSI/MSI-X中断在PCI配置空间中Capability结构的作用及具体配置方法，解释了中断地址与数据的分配、控制寄存器的意义、以及中断向量的扩展功能。

本文通过深入分析 pcie-rockchip.c 文件，详细解读了 Rockchip PCIe 驱动中关键的资源管理与设备配置过程。文章首先回顾了 PCIe 控制器的资源解析机制，包括设备树中地址资源的解析与映射，将资源信息记录到链表中的具体实现。接着，对 PCIe 配置空间的基本概念和 BAR（Base Address Register）的结构与用途进行了说明，分析了如何通过配置空间确定设备所需的内存或 I/O 地址范围及分配策略。此外，文章重点剖析了 PCIe 总线扫描和设备初始化的核心代码

本文针对RK3399开发板的PCIe控制器驱动程序，解析了其实现原理和流程。首先，通过设备树文件获取控制器寄存器和Region 0的配置空间地址，确保CPU能够访问PCIe设备的配置空间。随后，从设备树中解析ranges属性，获取Region 1~32的CPU和PCIe地址空间基地址，用于内存和I/O资源的映射。驱动程序通过配置寄存器，实现CPU地址空间与PCIe地址空间的映射关系，确保CPU能够通过转换后的PCIe地址（addr_pcie）直接与外设交互。

本文详细解析了PCIe控制器的地址空间划分、寄存器配置及其在主机与PCIe设备之间通信中的核心作用。从两个主要的地址空间（内部寄存器和远程设备）入手，分析了其地址映射机制和分区设计，并解释了如何通过Region映射访问外部设备的配置空间和内存空间。结合寄存器功能，本文介绍了如何通过地址转换寄存器和描述符寄存器生成TLP，实现主机对PCIe设备的精确操作。此外，还通过具体示例演示了配置空间和内存/IO空间的读写流程，以及如何通过寄存器配置实现对PCIe设备的访问和控制，帮助读者全面理解PCIe通信的底层实现。

本文介绍了PCI驱动框架和AXI总线在嵌入式系统中的应用。PCI驱动分为PCI Host（Root Complex, RC）和PCIe设备两个部分，RC通过设备树和平台总线完成初始化，扫描挂载的PCIe设备，生成pci_dev结构体；PCIe设备通过匹配pci_driver完成初始化，使其正常工作并与RC通信。此外，文章详细描述了PCIe设备资源分配中BAR寄存器的配置过程。对于AXI总线，以RK3399为例，解析了CPU与外设之间的通信，通过五大通道和丰富的信号集实现高效的数据传输。

PCIe协议定义了三种路由方式：基于ID的路由、基于地址的路由和隐式路由，用于实现设备间高效的数据传输。基于ID的路由通过设备的Bus、Device、Function号标识目标，用于设备配置和响应。基于地址的路由依赖分配的内存或I/O地址，用于数据读写。隐式路由则无需明确目标设备，通过消息类型或特定字段确定传输路径。PCIe桥和设备根据配置阶段的分配信息决定报文的转发或接收，确保网络的高效通信。这些路由方式相辅相成，构建了灵活的PCIe通信机制，支持多设备协同与高性能数据交互。

本文通过剖析PCI Express（PCIe）协议的事务层（TLP）结构和配置过程，详细阐述了PCIe系统硬件结构及数据传输的关键机制。重点关注Posted与Non-Posted事务的差异、TLP格式中各字段的功能，以及PCIe设备的配置空间访问逻辑。文章介绍了设备地址映射机制及BAR寄存器在PCIe地址解析中的作用，并通过具体示例解析了多级桥接设备的枚举和配置过程。这一系统性探讨有助于理解PCIe数据传输效率优化及复杂网络架构的实现方法，为从事硬件设计和系统集成的专业人士提供了实用参考。

介绍了PCI桥设备如何在PCI总线中传递配置命令，涉及设备地址空间的管理与配置过程。详细讲解了PCIe的硬件接口，强调了差分信号在高速数据传输中的重要性，及其在传输过程中如何减少噪声干扰、保证信号完整性。不同于传统的并行PCI接口，PCIe采用串行通信方式，通过点对点链路提升带宽与扩展性。从软件层面分析了PCIe协议的三层结构（事务层、数据链路层、物理层），逐步解构了PCIe数据传输的封装与传输机制，包括事务层的TLP封装、数据链路层的错误校验与确认机制、以及物理层的信号传输与编码方式。

本文详细解析了PCI/PCIe设备的访问与配置流程，分步骤讲解了如何通过主机读取设备配置信息、分配地址空间，以及实现CPU地址空间与PCI/PCIe地址空间的转换。重点剖析了PCI/PCIe设备的硬件结构、配置空间的组织及功能，介绍了配置事务的实现方式和具体的配置过程。此外，文中通过对PCI本地总线信号分类及其功能的分析，阐明了PCI设备在访问内存空间和I/O空间时的核心机制。最后，通过配置PCI Agent设备的示例，直观展示了如何为设备分配资源并完成数据传输。

本文探讨了嵌入式系统中内存与外设通信的基础原理，涵盖从简单的“ram-like”设备读写操作到复杂的外设控制器工作机制。文章首先分析了内存控制器如何通过地址范围映射与片选信号实现对多种设备的高效管理，接着以 eMMC 和 PCI/PCIe 为例，详细说明控制器的功能及其对协议转换、数据管理和传输优化的关键作用。同时，通过形象的类比展示了不同设备间地址空间的分层结构，并对 PCI 和 PCIe 接口的信号定义及差异进行了比较。