7、嵌入式微处理器系统硬件设计解析

嵌入式微处理器系统硬件设计解析

1. DRAM使用决策与时序计算

在设计中使用动态随机存取存储器（DRAM）会显著增加成本和复杂度，因此需要谨慎考虑是否真的有必要。连接存储器到微处理器并计算最坏情况下的时序是很重要的，因为所有其他外设的时序计算方式与之相同。设计人员通常应基于最坏情况的参数进行设计。有些制造商提供表格或其他信息，指示特定时钟速率所需的内存速度；若未明确说明，应假定最坏情况的时序场景最终会出现。

对于时序计算，使用计算器可以直接完成，但也有许多适用于个人计算机的时序分析程序，如Synapticad的Timing Diagrammer Pro。这些程序能进行计算、在屏幕上显示生成的波形，甚至用红色突出显示问题区域。它们通常包含微处理器和其他部件的库，包括时序参数，因此无需在数据手册中查找最坏情况的参数，程序会完成所有计算，还能打印出可包含在电路板规格或其他文档中的时序图。

2. 嵌入式微处理器的I/O能力

嵌入式微处理器的主要目的是监控或控制现实世界的事件，为此必须具备输入/输出（I/O）能力。没有I/O的嵌入式微处理器就像没有显示器、打印机或键盘的台式计算机，只是一个摆设。

嵌入式控制系统的I/O可分为数字和模拟两大类，但在微处理器层面，所有I/O都是数字的（尽管有些微处理器集成电路内置了模数转换器，但处理器本身仍处理数字值）。最简单的I/O形式是微处理器可写入的寄存器或可读取的缓冲区。例如，当微处理器读取74AC244的地址时，解码逻辑会产生读选通信号，使74AC244的输出能够连接到微处理器数据总线上；同样，向74AC374的地址写入数据会生成写选通信号，将数据总线上的值存入74AC374。74AC244的输入位可以是