5、嵌入式微处理器系统硬件设计：数据总线、等待状态与内存管理

嵌入式微处理器系统硬件设计：数据总线、等待状态与内存管理

1. 地址总线解复用与等待状态

1.1 地址总线解复用

在微处理器系统中，地址总线常常与一些状态信号复用。这就需要捕获地址的高位，因为地址和状态信号是复用的。例如，当使用具有复用地址/数据总线的微处理器连接EPROM时，需要使用地址锁存器来捕获地址，以确保EPROM在外部总线周期内有稳定的地址输入。

1.2 等待状态的概念

在很多情况下，快速的微处理器需要与速度慢得多的外设接口。此时，微处理器的正常读写或数据选通时序对于外设来说太快了。例如，处理器可能产生一个长度为200ns的 -RD 信号，但外设的输出使能时间为300ns。在这种情况下，通常的解决方案是在CPU访问该外设时，向总线周期中添加等待状态。等待状态会将微处理器的读写周期延长整数个处理器时钟周期。

并非所有微处理器都支持等待状态。例如，大多数单芯片处理器（如8051、PIC17C4x）没有等待状态的设置。然而，大多数为多芯片应用设计的处理器支持等待状态。

1.3 内部等待状态

一些处理器具有可以插入等待状态的内部逻辑。这些等待状态可以通过软件编程，在访问特定内存或I/O地址时延长处理器周期。例如，80186有几个输出可以编程，以在特定地址范围内生成芯片选择信号。这些信号可用于选择EPROM、RAM或I/O设备。对于每个输出，内部等待状态发生器可以编程为自动插入最多三个等待状态。它们还可以编程为接受或忽略来自外部等待信号的等待请求。

1.4 等待状态时序

当处理器启动一个总线周期并检测到等待线处于激活状态时，它将延长该周期，保持