6、FPGA 功耗分析攻击：首次实验结果

FPGA 功耗分析攻击：首次实验结果

1. 引言

功耗分析攻击自 1998 年提出后，在密码学界引起了广泛关注。此前，这类攻击已成功应用于对称和公钥加密方案以及数字签名方案的各种（未受保护的）实现中。大多数公开文献中的攻击针对的是软件实现，如智能卡中的密码算法软件实现。然而，现代智能卡和密码算法加速器也包含硬件实现。

现场可编程门阵列（FPGA）在现代设计流程中愈发重要，原因在于其成本相对较低且有可用的工具。高级电路描述（如 VHDL）可轻松移植到 FPGA 实现中。因此，使用 FPGA 评估设计电路对功耗分析攻击的脆弱性是很自然的想法。

本文首次描述了对 Virtex FPGA 进行功耗分析攻击的实验设置。证明了该 FPGA 会通过电源线泄露大量内部计算信息，甚至表明其功耗特性与普通专用集成电路（ASIC）相当。最后，对椭圆曲线点乘法的实现进行了简单的功耗分析攻击，以展示该 FPGA 功耗泄露的严重性。

1.1 相关工作

目前，对 FPGA 功耗特性的研究较少。Shang 等人分析了 XILINX Virtex - II 系列的动态功耗，得出 60% 的动态功耗来自互连，14% 来自时钟，16% 来自逻辑，10% 来自输入/输出块（IOB）。基于此结果，在 FPGA 上进行功耗分析攻击似乎比在 ASIC 上更困难，但本文将证明此类攻击是可行的。

2. 功耗分析攻击

功耗分析攻击是一种强大的侧信道攻击，由 Kocher 等人首次提出。攻击者只需测量设备的功耗，而无需主动操纵设备，属于被动攻击。例如，在攻击智能卡时，攻击者让设备执行内部认证命令，同时测量其功耗，然后使用统计方法从测量结果中高效提